Siloti

自動可視化システム

Siloti™自動可視化システムは、設計におけるすべての信号データをダンプするオーバーヘッドを排除することにより、 検証手法に変革をもたらします。Silotiシステムのユニークな自動化テクノロジは、以下の方法により、複雑なICやSoC設計の内部信号を完全に可視化できます。

  • ダンプすべき最低限の信号セットを特定
  • その他の信号データは「オンデマンド」で生成
  • ゲートレベルのダンプ結果をRTLのソースコードに関連付ける

序論

フルチップ・シミュレーションにSilotiシステムを使用すると、以下が実現できます。

  • 検証性能への影響を最小限に抑えつつ、デザインの関数処理を完全に可視化
  • ゲートレベルの検証結果をRTLデザイン上で解析、デバッグ
  • 全体的な検証時間とそのコストの削減
Siloti自動可視化システム

最小限のシミュレーション・コストで完全なデバッグの可視化を実現するSiloti