使用 ASIP Designer 将 RISC 处理器扩展为灵活的加速器 | Synopsys Webinar

Synopsys Webinar | On Demand

摩尔定律和Dennard Scaling定律的放缓引发了人们对特定应用指令集处理器 (ASIP) 的重视。这些处理器实现了为特定应用领域量身定制的专用指令集架构 (ISA),它们通常会从某个基线开始设计,比如从 RISC-V ISA 基线开始。ASIP 可以替代传统的固定功能硬件加速器,同时引入软件可编程性,从而在设计过程和最终产品中实现更高的灵活性和敏捷性。 通过维护 RISC-V ISA 基线,促进了与现有处理器生态系统元素的兼容和重用。

新思科技的 ASIP Designer 是用于设计、实现、编程和验证专用指令集处理器的行业领先工具。从单一特定处理器描述开始,设计人员立即获得优化的 C/C++ 编译器、周期精确的模拟器和 ASIP 可综合硬件实现。使用独有的compiler-in-the-loop™ 和synthesis-in-the-loop™ 方法学,ISA 和微架构可以快速调整到适合的应用领域。

本研讨会向您介绍 ASIP Designer 工具套件。 它包含两个热门应用领域的案例研究。第一个案例介绍了一个用于加速MobileNet V3的专用处理器的实现,包含应用分析,软件优化,以及架构实现。第二个案例研究展示了一款用于图像处理的加速器。由RISC-V 基线架构逐渐扩展到高度并行化和定制化的ASIP,一个优化的立体图像匹配加速器。

Speakers

Wang Wei

Sr. Manager, Application Engineering
Synopsys

Wang Wei 是新思科技亚太地区DesignWare处理器解决方案产品线资深技术经理。他在微处理器、微控制器、IP的设计和支持方面拥有超过18年的经验。Wang Wei在加入新思科技之前,曾在AMD和Freescale等多家半导体行业公司工作。

Zhai Baolu

Zhai Baolu

Sr. Application Engineer
Synopsys

Zhai Baolu是新思科技ASIP Designer工具集资深应用工程师,主要负责协助客户使用ASIP Designer工具设计专用指令集处理器 (ASIP),以及工具售后技术支持工作。Baolu拥有多年专用指令集处理器设计验证经验,对ASIP的架构探索以及性能优化有很深入的理解。在加入 新思科技之前,Baolu 曾就职于展讯通信,负责语音处理、ISP 和无线领域的多个专用处理器的设计和验证工作。

Visit Us on Social

            

点播观看