随着移动、汽车以及 AI 驱动系统中的数据量不断增长,存储性能已成为影响 SoC 整体能力的关键因素。更快的计算性能和更复杂的软件持续对存储子系统施加压力,要求其在不增加设计复杂性或风险的前提下,提供更高的带宽、更低的延迟以及更高的效率。
为应对这些挑战,新思科技推出了业界首个 UFS 5.0、UniPro 3.0 和 M‑PHY v6.0 完整 IP 解决方案——将协议层、链路层和物理层集成在一起,为下一代高速、低功耗、高效率的存储技术提供支持。新思科技还在台积电先进的 N2P 工艺节点上成功完成了 M‑PHY v6.0 的硅验证,实现了基于 PAM‑4 调制的 Gear6B 工作模式,单通道速率达到 23.3 GBaud/s(46.7 Gbit/s)。这一里程碑标志着物理层已为 UFS 5.0 的采用做好准备,增强了客户在新一代数据密集型应用中进行设计的信心。
在当今的许多 SoC 中,存储带宽已无法继续跟上计算和内存性能的提升:
与此同时,设计人员也面临一系列严格的限制:
这些相互矛盾的需求使得传统接口难以继续提升存储性能。单纯提高接口宽度或频率往往会带来更高的功耗、更复杂的设计,或更长的产品导入周期。
UFS 5.0 结合 M‑PHY v6.0 和 UniPro 3.0,通过更加高效、更加系统友好的方式来提升带宽,从而解决这些挑战。
UFS 5.0 从根本上构建在 M‑PHY 和 UniPro 两个层之上,这两者共同形成了该标准的物理层、链路层和传输层基础。UFS 5.0 需要同时采用 UniPro 3.0 和 M‑PHY v6.0,而新思科技全新的 UFS 5.0 IP 解决方案将这三个层级集成在一起,为下一代存储设备提供完整支持。其中,M‑PHY v6.0 提供高速物理接口,通过 PAM4 调制实现更高的单通道数据速率,从而在不增加接口宽度或系统复杂度的前提下,满足 UFS 5.0 对带宽的需求。
大部分软件接口保持不变。更高的 Gear 6(G6)数据速率依旧沿用早期版本的同一套功率模式切换机制。然而,在链路训练方面,UFS 5.0 引入了一套专门的均衡流程,用于在更高数据速率下确保信号质量和可靠运行。
在 PHY 之上,UniPro 3.0 增强了链路层和传输层的能力,使数据能够在更高速度下高效传输,其中包括采用 1b1b 编码以降低开销,并在整个数据通路中实现更精简的通信。
通过将 UFS 5.0、UniPro 3.0 和 M‑PHY v6.0 集成到一个完整的 IP 解决方案中,新思科技确保了客户能够放心采用下一代存储技术——这一统一且经过全面验证的三层架构能够提供最佳的性能、可扩展性和效率。
新思科技近期完成了 M‑PHY v6.0 的硅验证(silicon bring‑up),成功展示了在 每通道 23.3 GBaud/s(46.7 Gbit/s) 下,基于 PAM‑4 调制的 Gear6B 工作模式。
随着 M‑PHY v6.0 物理层在硅上成功完成验证,开发团队能够以更充分的信心推进设计工作,减少在高速条件下对性能和集成方面的不确定性。这一里程碑成果为计划采用 UFS 5.0 的客户提供了重要保障。
UFS 5.0 与 M‑PHY v6.0 组合的核心优势之一,就是其在规模化时依然保持高效率。更高的单通道带宽使设计人员能够在满足不断增长的存储性能需求的同时,仍然将接口数量、走线复杂度和功耗控制在可管理范围内。
典型应用场景包括:
M‑PHY v6.0 的这一里程碑成果,建立在新思科技在 TSMC N2 与 N2P 工艺节点上不断累积的接口 IP 动能之上。当前,公司具备行业领先的 IP 产品组合,包括:
随着这一不断扩展的产品组合,客户能够依托值得信赖的接口解决方案,去实现更具雄心的功耗、性能和面积(PPA)目标。
随着数据驱动型工作负载持续扩大,存储带宽将继续成为系统性能的关键支撑要素。凭借全新的 UFS 5.0 IP、对 UniPro 3.0 的支持,以及 M‑PHY Gear 6 IP,新思科技正在帮助客户为下一代高速存储设计做好充分准备。