「低消費電力設計 」とは何ですか？

低消費電力設計 にはさまざまな手法がありますが、その中には非常に簡単に使えるものもあれば、より手間がかかり複雑なものもあります。

クロックゲーティング：

この手法は通常、論理合成の段階で実施され、イネーブルフロップがクロックゲーティング構造に最適化されることで、マルチプレクサの面積を節約し、クロックネット全体のスイッチング活動を低減します（図2を参照）。

必要のないときはクロックをゲート制御することで、動的電流を簡単に低減できます。ANDゲートやNORゲートを使用する代わりに、追加の消費電力を避けるため、ラッチベースのクロックゲート制御を採用する方が望ましいです。ICの特定の部分へのクロック信号を遮断することで、その領域のトランジスタがスイッチングを行わず、電力を消費しなくなるため、消費電力を大幅に削減できます。

これは、消費電力と面積を削減するための、非常にシンプルで手軽に利用できる手法です。ただし、この最適化を行うにはロジック合成ツールに依存します。幸いなことに、この手法は広く知られており、ほとんどのツールやフローで十分にサポートされています。

静的電力の検証と調査：

静的検証では、まず設計フロー（RTL、UPF、SDC）への入力が構造的および構文的に正しいことを確認します。定義上、静的検証ではテストベクトルを使用しないため、これはシミュレーションや実装フローに進む前に入力を確認する上で非常に効率的な方法です。RTLがクリーンであることを保証するには、一般的にLintチェックやCDCチェックが重要です。 UPFのチェックは、単独で行うことも、対応するRTLと併せて行うことも可能であり、これによりUPFがクリーンであることを確認できます。また、SDCもRTLと併せて静的にチェックすることができます。消費電力の探索においては、推定されたスイッチング波形またはシミュレーションから得られた実際の波形を用いて、RTLの消費電力の初期推定を行うことができます。早期のRTL消費電力解析を行うことで、設計の全体的なアーキテクチャを改善するための選択を早い段階で下すことができます。

動的電力検証および解析：

動的電力検証では、確認すべき重要な点がいくつかあります。まず第一に、PMU制御信号のシーケンスが、シャットダウン、絶縁のためのクランプ、セーブ、リストア、絶縁クランプの解除、および電源投入を正しく実行しているかどうかです。これは、設計が適切に機能していることを確認するために、設計のRTLとUPFを組み合わせて行う極めて重要なチェックです。 次に、設計内でどのような波形やトグル動作が確認されるかです。これはアクティビティファクタに依存するため、消費される動的電力を決定する要因となります。アクティビティファクタが高いほど、消費電力は大きくなります。したがって、プロセスの初期段階および後期段階のいずれにおいても、電力を正確に見積もるためには、生成される波形が非常に重要となります。

ソフトウェア主導の電力解析：

エミュレーションに基づく低消費電力のフローでは、設計の消費電力プロファイルに適したピークウィンドウを適切に特定できることが重要です。エミュレーションを利用することで、より広範囲のデータを検証できるため、消費電力を推定するための波形を生成する際に最も有用なウィンドウを選択することが可能になります。

電源の実装：

RTLベースの予測消費電力推定、論理合成、DFT挿入、および物理実装は、いずれも低消費電力化において重要な役割を果たします。RTLベースの予測消費電力推定により、初期段階の消費電力推定値に基づいて、非常に早い段階でRTLの修正を行うことが可能になります。論理合成では、静的および動的に完全に検証済みのRTL、SDC、およびUPFが、テクノロジーゲートにマッピングされます。 消費電力に特化したアイソレーション、レベルシフタ、およびリテンションセルも同様にゲートにマッピングされ、この際、タイミング、面積、消費電力はすべて、ネットリストおよび関連するUPF’を生成するためのコスト関数の要素となります。DFTの挿入もこの段階で、多くの場合同時に実行されます。ネットリストとUPF’が完成すると、このレベルで静的および動的なチェックが再度行われます。問題がなければ、その結果は物理実装に投入されます。 物理実装では、マクロ配置と電源配線を考慮したフロアプランニング が行われます。その後、電源スイッチが物理的に挿入・配置される配置処理が実行され、配置、配線推定、論理最適化、クロックツリー合成の反復処理を通じて、タイミング、面積、消費電力のトレードオフが再度行われます。 最後に配線ステップが行われ、優先度の高い信号（クロック、電源有効信号、スイッチ接続）のプリルートが行われた後、設計の残りの部分の詳細配線が行われます。これらすべてにおいて、タイミングおよび面積の目標を達成しつつ、よりきめ細かく消費電力を低減することに重点が置かれます。

サインオフ:

サインオフの際には、UPFの一貫性を再度確認する必要があります。ただし、今回はロジック合成からの「Netlist」と「UPF’」、および物理実装からの「PGNetlist」と「UPF”」を用いて確認します。これにより、ネットリストおよびUPFに対する接続や変更が一貫性があり、正確であること、また電力インテントが維持されていることが保証されます。RTLとUPF、GatesとUPF’、PGNetlistとUPF”を比較する論理等価性チェックを行うことで、論理的な機能が維持されていることが確認できます。 最後に、 スタティックタイミング解析 UPF を使用してタイミング要件を満たしていることを確認し、詳細な波形挙動を含む消費電力解析を行い、正確な消費電力推定結果を得る必要があります。

低消費電力動作のための集積回路の設計には、信頼性の高い性能と効率を確保するために慎重に対処しなければならない、いくつかの複雑な課題があります。それには以下が含まれます：

• 電圧降下 特に超低電圧設計においては、マージンが非常に厳しくなります。こうした進化により、電圧（IR）降下のサインオフ検証は、現代のあらゆるIC設計において不可欠な要素となっています。
• 電源電圧が低いと、経路のタイミングは動的電圧降下 （DVD）の影響をはるかに受けやすくなります。また、考えられるすべてのスイッチングシナリオを網羅できる十分なカバレッジでDVDを解析することは非常に困難です。DVDがタイミングに与える影響を最小限に抑え、予期せぬIRドロップの影響による周波数低下を回避するためには、電圧降下 による綿密な解析が不可欠です。
• マルチ電圧領域では、異なる電圧領域間で適切な信号遷移とシグナル・インテグリティ を確保するために、慎重な管理が必要です。UPFは、この課題の解決を支援するために設計された規格です。
• 電源遮断を行うと、ブロックを再度オンにしたときに、電気的そして論理的にも困難な遷移現象を引き起こします。
• クロックゲーティングは、クロック分配ネットワークのルートの可能な限り近くに実装した場合に最も効果的ですが、これは、イネーブル信号が時間通りに到達できるかどうかという実現可能性によって制約されます。これにより、達成される電力効率と設計最適化の労力とのバランスをとるためのトレードオフが生じます。

電力解析の妥当性は、回路の動作状況に極めて大きく依存します。しかし、あらゆるモードにわたる実使用環境における、考えられるあらゆる電力状態を網羅した、現実的かつ代表的な動作シナリオを作成することは容易ではありません。よくある間違いとして、機能検証 の動作ベクトルを用いて電力を計算することが挙げられますが、これらは誤解を招くものであり、電力解析には不適切です。適切な動作ベクトルは、手作業で作成するか、電力解析ツールによる自動生成（「ベクトルレス」方式）、あるいは実際のアプリケーションを実行するハードウェアエミュレータによって生成することができます。

この方法論の各フェーズに必要な低消費電力設計 ツールは以下の通りです：

1. 静的電力検証と探索：静的検証では、RTLに不具合がないことを確認するために、LintおよびCDC用のツールが必要です。UPFについては、UPFに不具合がないことを確認するために、UPFチェッカーが必要です。電力探索については、RTL電力推定ツールが必要です。
2. 動的消費電力の検証と解析：消費電力のシーケンスを検証し、波形を生成するには、消費電力を考慮したシミュレータが必要です。また、RTLシミュレーションデータを活用し、ゲートレベルシミュレーションデータに変換できるツールに加え、消費電力を考慮したデバッグツールも必要です。これは、時間を節約し、消費電力解析のために極めて正確な波形を提供するために不可欠だからです。
3. ソフトウェア主導の消費電力解析：エミュレーションを利用することで、サイクル単位の消費電力を生成したり、より長期間にわたる動作を観察したり、消費電力解析に適した消費電力／タイミングのウィンドウを選択したりすることが可能になります。
   
4. 電力実装： 低消費電力設計 を実装するには、RTLベースの予測電力推定、論理合成、DFT挿入（スキャン挿入、MBIST、ロジックBISTなど）、および物理実装（フロアプランニング、配置、クロックツリー合成、配線）が必要です。
   
5. 「ネットリストおよびPGネットリストに対するUPFチェック」は、電力設計意図が正しく、フロー全体を通じて維持されることを保証するために不可欠です。また、電力対応機能を備えた論理等価性チェック も、論理機能がフロー全体を通じて維持されることを保証するために不可欠です。さらに、スタティックタイミング解析 および電力解析ツールは、タイミングを検証し、正確な電力推定結果を得るために不可欠です。

シノプシス 以下に図6に示すように、低消費電力設計 および検証フローのあらゆる側面を網羅した、実績のある低消費電力のフローおよび方法論ソリューションを提供します。