スタティックタイミング解析 （STA）とは何ですか？

タイミング解析を行うもう1つの方法は、動的シミュレーションを使用することです。これは、与えられた一連の入力刺激ベクトルに対して、回路の挙動全体を判定するものです。動的シミュレーションと比較して、スタティックタイミング解析 （STA）は、回路の論理演算をシミュレートする必要がないため、はるかに高速です。また、STAは、一連のテストベクトルによって感応される論理条件だけでなく、すべてのタイミングパスをチェックするため、より徹底した解析が可能です。ただし、STAでは回路設計のタイミングのみをチェックでき、機能性はチェックできません。

次の図に示すように、組み合わせ論理のクラウドには複数の経路が含まれる場合があります。STAでは、最長経路を用いて最大遅延を計算し、最短経路を用いて最小遅延を計算します。

STAでは、タイミング解析において以下の種類のパスも考慮します：

• クロックパス：クロック入力ポートまたはセルピンから、1つ以上のバッファまたはインバータを経由して、シーケンシャル素子のクロックピンに至る経路。データセットアップおよびホールドのチェックに使用される。
• クロックゲーティング経路：入力ポートからクロックゲーティング素子に至る経路。クロックゲーティングのセットアップ時間およびホールド時間のチェックに使用される。
• 非同期パス：入力ポートから、シーケンシャル要素の非同期セットまたはクリアピンへと続くパス。回復および除去チェックのために用いられる。

設計を一連のタイミングパスに分解した後、STAツールは各パスに沿った遅延を計算します。パスの総遅延は、そのパスに含まれるすべてのセル遅延およびネット遅延の合計となります。

セル遅延とは、パス内の論理ゲートにおいて、入力から出力までの遅延時間のことです。SDFファイルからのバックアノテーションによる遅延情報が存在しない場合、ツールは、そのセル用のロジックライブラリに用意されている遅延テーブルに基づいてセル遅延を計算します。

通常、遅延テーブルには、入力の遷移時間や出力の負荷容量など、1つまたは複数の変数に対する遅延時間が記載されています。ツールは、このテーブルの項目に基づいて、各セルの遅延時間を算出します。

ネット遅延とは、タイミングパスにおいて、あるセルの出力から次のセルの入力までの遅延量のことです。この遅延は、2つのセル間の配線による寄生容量に加え、ネット抵抗およびネットを駆動するセルの駆動力の限界によって生じます。

次に、STAはセットアップ制約やホールド制約などのタイミング制約の違反がないかチェックします：

• セットアップ制約は、シーケンシャルデバイスの入力でデータが利用可能になるまでに、そのデバイス内でデータをキャプチャするクロックエッジの前に必要な時間を指定するものです。この制約により、クロックエッジに対するデータパスの最大遅延が保証されます。
• ホールド制約は、デバイス内でデータをキャプチャするクロックエッジの後、シーケンシャルデバイスの入力においてデータが安定するまでに必要な時間を指定するものです。この制約は、クロックエッジに対するデータパスの最小遅延を保証します。

次の例は、STAがフリップフロップのセット制約およびホールド制約をどのようにチェックするかを示しています：

この例では、ロジックライブラリにおいて、フリップフロップの最小セットアップ時間が 1.0 時間単位、最小ホールド時間が 0.0 時間単位と定義されているものと仮定します。クロック周期は、ツール内で 10 時間単位と定義されています。時間単位のサイズ（ns や ps など）は、ロジックライブラリで指定されます。

デフォルトでは、このツールは、信号が各データパスを1クロックサイクルで伝播すると仮定します。したがって、ツールがセットアップチェックを実行する際には、FF1から送信されたデータが1クロックサイクル以内にFF2に到達し、かつFF2で次のクロックエッジによってデータがキャプチャされる少なくとも1.0タイムユニット前に到着することを検証します。データパスの遅延が長すぎる場合、タイミング違反として報告されます。 このセットアップチェックにおいて、ツールはデータパス上の最大遅延と、FF1とFF2間のクロックパス上の最小遅延を考慮します。

ツールがホールドチェックを実行する際、FF1から送信されたデータが、直前のクロックサイクルのキャプチャクロックエッジより早くFF2に到達しないことを検証します。このチェックにより、FF2の入力にすでに存在しているデータが、直前のサイクルのデータをキャプチャするクロックエッジの後も、十分な時間安定した状態を維持されることが保証されます。 このホールドチェックにおいて、ツールはFF1とFF2間のデータパスにおける最短の遅延と、クロックパスにおける最長の遅延を考慮します。クロックパスに長い遅延がある場合、ホールド違反が発生する可能性があります。

STAツールが想定するデフォルトのセットアップおよびホールド動作に従って動作させない特定のパスがある場合は、それらのパスをタイミング例外として指定する必要があります。そうしないと、ツールが誤ってそれらのパスにタイミング違反があると報告してしまう可能性があります。

STAツールでは、次のような種類の例外を指定できる場合があります：

• 偽パス：論理構成、想定されるデータシーケンス、または動作モードのせいで、決してセンサ化されないパス。
• マルチサイクルパス：起動からキャプチャまで1クロックサイクル以上を要するよう設計されたパス。
• 最小遅延パスまたは最大遅延パス：時間値として明示的に指定した遅延制約を満たす必要があるパス。