「RISC-V 」とは何ですか？

オープンスタンダードアーキテクチャであるRISC-V は、ISAを推進する世界的な非営利団体であるRISC-V Internationalの会員企業によって定義されています。その目的は、会員企業間の協業を通じて、プロセッサの革新に向けた新たな道筋を切り拓くとともに、設計の自由度をさらに高めることにあります。

ロイヤリティフリーのRISC-V ISAは、設計のすべてのソフトウェアが動作する基盤となる、最小限のコア命令セットを備えています。オプションの拡張機能により、設計者はさまざまなエンド市場に合わせてアーキテクチャをカスタマイズすることができます。基本的に、RISC-V アーキテクチャでは、設計者がターゲットとなるエンドアプリケーションに合わせてプロセッサをカスタマイズ・構築できるため、それらのアプリケーション向けに消費電力、性能、面積（PPA）を最適化することが可能です。 また、RISC-V （ISA）は、全機能セットを使用する必要がなく、利用可能な機能の中から必要なものを選択できる柔軟性も提供します。

RISC-V は当初、組み込みアプリケーションやマイクロコントローラ分野で市場に導入されましたが、そのオープンソースアーキテクチャは、ハイパフォーマンスコンピューティングやデータセンター分野においても大きな可能性を秘めています。 

RISC-V カリフォルニア大学バークレー校（UC Berkeley）における、RISCの原理に基づいたオープンソースのコンピュータシステムを開発するプロジェクトとして始まりました。当初は学術用途を想定して設計されました。その後、この規格は発展を遂げ、現在はRISC-V Internationalによって管理されています。 

「RISC-V 」国際組織は、政府による規制を受けずに世界中のデザイナーの中立性を維持するため、本部をスイスに移転しました。 

この規格を支えるエコシステムが形成され、拡大しつつあります。普及率が加速するにつれ、業界間の連携も続き、アーキテクチャはさらに進化しています。  

RISC-V このアーキテクチャは、プロセッサに対してさまざまなタスクを実行するための簡素化された命令を提供するため、広く普及しています。また、設計者はこのアーキテクチャを活用して数千種類ものカスタムプロセッサを設計することができ、市場投入までの期間を短縮できます。さらに、プロセッサIPの共通性により、ソフトウェア開発時間の短縮も図れます。RISC-V のその他の利点としては、以下のものが挙げられます：

• 業界全体での連携とイノベーションを可能にする、そのオープンスタンダードという性質 
• 共通ISAは、すべてのプロセッサが同じアーキテクチャを使用できる可能性があるため、ソフトウェア開発を容易にする役割を果たします。設計者は、単純な組み込みデバイスから最大規模のスーパーコンピュータに至るまで、同じ基本ISAを使用し、市場のニーズに合わせてデバイスを最適化することができます。従来のISAと比較して、RISC-V のISAは独自の機能を備えており、要件に応じてカスタマイズすることが可能です。 
• より小型で、省エネ性が高く、モジュール式の選択肢の提供  
• オープンソースのリファレンスデザイン、ソフトウェア構成解析ツール、およびセキュリティ拡張機能を通じて利用可能なセキュリティ機能。さらに、そのオープンソースという性質により、RISC-V アーキテクチャ全体がパブリックドメインで綿密に精査されるため、バックドアや隠れた通信経路が排除されます。  

RISC-V この仕様は、汎用プロセッサ向けに構成可能かつカスタマイズ可能なソリューションを提供するように設計されているため、特別な課題をもたらします。ISA仕様には多くのオプションやバリエーションが定義されており、ユーザーはカスタム命令を追加することでISAをさらに拡張することも可能です。したがって、RISC-V の検証ソリューションは、こうしたカスタマイズに対応できる十分な柔軟性を備えている必要があります。

同様に、RISC-V アーキテクチャがHPCやモバイルといったハイエンド用途に採用されるにつれ、PPA要件も厳しくなっており、業界をリードする設計自動化ツールや手法が求められています。

シノプシスRISC-V Internationalの戦略的メンバーである当社は、30年以上にわたり、最先端の設計において最高のPPAを実現するためのプロセッサIPの開発と最適化を支援してきました。エンドユーザーがRISC-V ISAの開発を決定した場合、 シノプシス は、それらの企業がRISC-V SoCを設計し、完全に検証できるよう支援する上で、他に類を見ない強みを持っています。の電子設計自動化（EDA）ツールはシノプシス は、強力な「すぐに使える」RISC-V 開発および検証ソリューションを提供します。 シノプシス IPは、あらゆるRISC-V コアに対応できるよう容易に拡張可能です。  

• RISC-V 検証： RISC-V システム設計の検証およびデバッグのための製品や手法が、 シノプシス EDAフロー、エミュレーション、仮想プロトタイピング ソリューションに加え、RISC-V プロセッサおよびSoCの検証をさらに支援する手法も提供されています。RISC-V プロセッサ検証製品には、 シノプシス ImperasDV 検証環境、ImperasFC機能カバレッジ、およびSTING テスト生成ツールが含まれます。これらの製品は、業界をリードするシノプシス VCS®シミュレーションおよびVerdi®デバッグツールと緊密に統合されており、効率の向上を実現しています。また、VC Formal 製品には、プロセッサ検証用のRISC-V ISA AIPアドオンも用意されています。 
• 仮想プロトタイプ：シノプシス 仮想プロトタイピング には、業界最大規模のトランザクションレベルモデル（TLM）ポートフォリオを備えたソフトウェア開発用仮想プロトタイプ作成ツール「Virtualizer™」が含まれています。特定のRISC-V TLMモデル（ImperasFPM高速プロセッサモデル）には、SiFive、Andes、OpenHW、lowRISC、および シノプシス ARC-Vコア向けのモデルも含まれています。ImperasFPMは、カスタムRISC-V プロセッサ向けに構築することも可能です。また、多くのプラットフォームに対応したすぐに使えるVirtualizer 開発キット（VDK）やStarting Point VDK、プロジェクトの成功を確実にするターンキーおよび立ち上げサービスも提供されています。
• RISC-V 設計と実装：シノプシス Fusion QuickStartキット（QIK）には、実装スクリプト、リファレンスガイド、およびベースライン・フロアプランが含まれているため、設計者は一から始める必要がありません。QIKを活用し、シノプシス のFusion Compiler™ RTL-to-GDSII設計製品およびシノプシス の設計空間最適化 （DSO.ai™）AIアプリケーションをチップ設計に活用することで、RISC-V ベースのSoC設計の開発を加速させることができます。 シノプシス はSiFiveと提携し、SiFiveのIntelligence™ X280、Performance™ P550、および将来のプロセッサコア向けにFusion QuickStartキットを提供しています。 
• RISC-V シノプシス による PPA 測定RTL Architect:  RTL Architect は、RTL設計者がRTLの変更によるPPAおよびコンジェスションへの影響を予測できるようにする、多次元実装予測エンジンです。 
• シノプシス インターフェイスIP: 数千社の顧客が シノプシス SoCにIPを採用し、リスクを最小限に抑え、市場投入までの期間を短縮しています。 シノプシス は、PCI Express®、CXL、USB、イーサネット、DDR 、HBM、ダイ からダイ に至るまで、最も広く使用されているインターフェース向けに、業界で最も幅広い、完全かつシリコン実証済みのIPソリューションのポートフォリオを提供しており、業界トップクラスのPPAおよびセキュリティを実現しています。 CCIX、MIPI、およびHDMI 。