「シリコンダイ 」とは何ですか？

シリコン製ダイ の製造プロセスは、通常直径8～12インチの、超高純度シリコンでできた大きな円形のウェハーの製造から始まります。このウェハーは、一連の高度なフォトリソグラフィーおよびエッチング工程を経て、微細で微小な回路パターンが形成されます。 ウェーハの加工が完了すると、それは多数の個別のダイに切断され、各ダイには回路設計の完全な複製が含まれます。その後、これらのダイはパッケージ化され、外部と接続されることで、マイクロプロセッサ、メモリチップ、その他の半導体デバイスの中核を形成します。

シリコンダイは、モノリシック （シングルプロセス）チップの基盤であるだけでなく、新興のmulti-ダイ およびチップレット ベースのアーキテクチャにおいても中心的な役割を果たしています。特定の機能ごとに最適化された複数のダイを単一のパッケージに統合することで、設計者は従来のsingle-ダイ ソリューションと比較して、より高い性能、柔軟性、およびスケーラビリティを実現できます。multi-ダイ アーキテクチャでは、ダイをパッケージ上に並べて配置することも、垂直に積層することも可能です。

シリコンダイ の仕組みを理解するには、原材料から機能する集積回路ができるまでのプロセスを段階的に見ていくと分かりやすい。

製造工程

このプロセスは、長さ数フィートにも及ぶ大きな単結晶シリコンインゴットからスライスされたシリコンウェーハの製造から始まります。これらのウェーハは、感光性化学薬品とマスクを用いて回路パターンをウェーハに転写する、長くて複雑な一連のフォトリソグラフィ工程を経ます。 各層は、トランジスタ、配線（トランジスタをつなぐワイヤ）、絶縁領域など、さまざまな回路要素に対応しています。積層、エッチング、ドーピング、成膜の工程を繰り返し行うことで、ウェハーは現代の集積回路に必要な複雑な3次元構造を徐々に形成していきます。

ダイシングおよびパッケージング

製造が完了すると、ウェハーには数百から数千もの同一の回路が形成されます。その後、ウェハーは個々のシリコンダイに切断（「ダイシング」）されます。各ダイ は、ソフトウェアおよびハードウェアの両方の試験手法を用いて欠陥の有無について厳格に検査され、詳細かつ厳格な品質基準を満たしたもののみが次の段階に進みます。 すべてのテストに合格した選別済みのダイは、その後、パッケージングされ、保護材で封止されるとともに、回路基板上の他の部品と電気的に接続できるようにするための電気的接続（ワイヤボンディングやはんだバンプ など）が施されます。

デバイスにおける動作

デバイスに搭載されると、シリコン製ダイ は演算エンジンまたはメモリストアとして機能します。電気信号はダイ 上の微細なトランジスタや配線を通って伝わり、基本的な計算から複雑なニューラルネットワークによるAI推論に至るまで、あらゆる処理を可能にします。高度なシステムでは、複数のダイが単一のパッケージに統合される場合があり（マルチダイ または 3D-ICテクノロジ）に統合されることがあり、これにより、プロセッサ、メモリ、および（グラフィックスなどの）専用アクセラレータをコンパクトな形式で組み合わせることで、ヘテロジニアス・インテグレーション を実現します。

マルチダイ およびチップレット システムにおける役割の変遷

かつては、1つのシリコンダイ にチップのすべての機能が集約されていました。 今日では、マルチダイ ソリューションの登場により、設計者は大規模かつ複雑な機能を複数のダイに分割し、それぞれの機能に最適なプロセス技術を用いて製造することが可能になりました。これらのダイは、高度なパッケージング技術や、Universalチップレット Interconnect Express (UCIe) などの高速相互接続規格を用いて相互接続され、単一のパッケージ内にマルチダイ 設計が実現されます。このモジュール式のアプローチにより、歩留まりの向上、市場投入までの期間の短縮、およびカスタマイズの自由度の向上が可能になります。

シノプシス ツールおよびIPのプラットフォームを通じて、迅速かつ効率的なマルチダイ 統合を実現し、アーキテクチャの初期検討、ソフトウェアおよびダイ の設計開発・検証、ならびにダイ ／パッケージ協調設計 の合理化を支援します。 シノプシスのマルチダイ ソリューションの主な利点には、以下が含まれます：

• 初期段階のアーキテクチャ検討：次のようなツールは Platform Architect といったツールは、設計者が設計プロセスの初期段階でシステムを最適に分割し、相互接続ファブリックを分析して、コスト、性能、消費電力、および熱特性の面で最良の条件を実現するのに役立ちます。
• ソフトウェア開発および検証：仮想 モデルや、次のようなハイブリッドエミュレーションプラットフォーム Virtualizer、 ZeBu、および HAPS などの仮想モデルやハイブリッドエミュレーションプラットフォームは、シリコンダイ の設計が完了する前から、迅速なソフトウェアの立ち上げと検証を可能にします。
• 設計の実装：次のような統合環境 Fusion Compiler、 3DIC Compiler、および 3DSO.ai といった統合環境は、実現可能性の検討、プロトタイピング、フロアプランニング 、設計、最適化、解析、検証、および高度なパッケージングをサポートしています。
• 設計、テスト、および検証：次のような製品において VCS、 Formality、 PrimeTime、 IC Validator、およびTestMAX DFTといった製品を通じて、 シノプシス は、ダイ ベースのマルチチップ設計を実際の製造に送り出す前に、その設計の正確性、機能性、タイミング、および製造性をシミュレーション、テスト、検証する包括的なツールスイートを提供し、「初回シリコン成功」を実現します。
• シリコンIP ダイ から への接続について：ダイ シノプシス シリコン実証済みのIP（UCIe、HBM3、3DIOを含む、実証済みで事前設計・事前検証済みの機能ビルディングブロック設計）を提供し、ダイ間の堅牢で高帯域幅かつエネルギー効率に優れた接続を保証することで、お客様がこれらを一から設計・検証する手間を省きます。
• 製造と信頼性： シリコン・ライフサイクル・マネージメント ファミリーのようなソリューションにより 、ダイのライフサイクル全体にわたる包括的な監視、試験、および最適化が可能になります。

半導体業界のリーダーやエコシステムパートナーとの緊密な連携を通じて、 シノプシス 当社は、シリコンダイ およびmulti-ダイ 設計における次世代のイノベーションを牽引し続け、顧客が市場投入までの期間の短縮、性能の向上、およびシステム信頼性の強化を実現できるよう支援しています。