「フィジカル設計 」とは何ですか？

EDAツールは、設計者が指定した制約条件を考慮しつつ、フィジカル設計 のほとんどの工程を完全に自動化します。これにより、エンジニアはフィジカル設計 の結果を、設計固有の要件に合わせて調整することができます。制約条件の例としては、次のようなものがあります：

• 配線混雑（配線密度）を最小限に抑える

• 配置密度を最小限に抑える

• 指定した信号のルーティング長の上限・下限を設定する 

• クリティカルパスの最短所要時間を算出する

• 配置面積を最小限に抑える

EDA主導のフィジカル設計 は、設計上の制約を満たすだけでなく、設計ルールをチェックして違反がないことを確認し、ファウンドリの要件を満たす設計を作成することもできます。設計ルールの例としては、次のようなものがあります：  

• 路線間の最小間隔

• ワイヤーの最小幅

• 細胞密度の限界

• セルの配置に関する制限 

• ピンの間隔

最新のEDAソフトウェアツールは、マルチコアCPU、マルチスレッド、その他の並列処理に関するソフトウェアおよびハードウェア技術を活用し、フィジカル設計 の各工程を高速化しています。特に数十億ゲート規模の大型設計では、これらの工程に多大な時間を要することがあります。フィジカル設計 ソフトウェアは、小型チップから大規模なシステムオンチップ（SoC）に至るまで、あらゆる規模の設計に対応しており、これらは手作業での設計では現実的ではありません。 また、あらゆるファウンドリやシリコン技術を使用して作成された設計にも対応しています。フィジカル設計 ソフトウェアは、新しいシリコン技術やパッケージングの選択肢に対応できるよう、EDA企業によって絶えず機能強化が進められています。

フィジカル設計 を完全に自動化することで、エンジニアは、面倒で低レベルのレイアウト作業に時間を取られることなく、より高レベルの設計課題やイノベーションに注力できるようになります。

シノプシス 厳しいタイミング、消費電力、面積の要件を満たす最適な設計を生成する、包括的で自動化されたフィジカル設計 ソリューションを提供し、個々の設計者の制約や指示も適切に反映します。 シノプシス 自動化されたフィジカル設計 機能を備えた製品には、以下のものがあります：

• Fusion Compiler 

• Custom Compiler

• 3DIC Compiler 

これらの製品は、フィジカル設計 を中核とする包括的なシリコン設計ソリューションを提供します。統合された環境として、シリコンチップ設計の全プロセスにおいて、実現可能性の検討、プロトタイピング、フロアプランニング 、設計、最適化、解析、検証、および高度なパッケージングをすべて提供します。 シノプシス’フィジカル設計 ソリューションは、個別の孤立した設計ステップではなく、フロー全体における統合された機能です。例えば、配置および配線ステップはタイミングと面積に基づいて行われるため、最適化とフィジカル設計 が密接に連携します。これにより、チップ設計者は、互いに連携していない一連のソフトウェアツールではなく、完全なエンドツーエンドの統合ソリューションを利用できるようになります。

初期のアーキテクチャ検討から、設計の実装、テスト、IP、ソフトウェアおよびハードウェアの検証に至るまで、 シノプシス シリコンチップ設計における次のイノベーションの波を牽引し続けています。

以下の図1は、Fusion Compiler に掲載されているシリコンチップのフィジカル設計 の断面図であり、ロジックゲートの配置（長方形）とメタル配線の形状（層ごとに色分け）が示されています。