EDAソリューション
システム
シリコンIP
SolvNetPlus
トレーニングと教育
定義
レイアウトvsスケマティック (LVS) チェックでは、レイアウトから抽出されたネットリストと元の回路図のネットリストを比較し、両者が一致しているかどうかを判定します。回路図のすべてのデバイスおよびネットが、レイアウトのデバイスおよびネットと一致している場合、この比較チェックは「クリーン」とみなされます。オプションとして、デバイスのプロパティを比較し、一定の許容範囲内で一致しているかどうかも判定することができます。プロパティを比較する場合、比較結果が「クリーン」となるためには、すべてのプロパティが一致している必要があります。
LVSはどのように機能するのでしょうか？
LVSフローは、主に2つのプロセスで構成されています。フローの最初のプロセスは「抽出」であり、レイアウトデータベース内のレイヤーを解析し、すべてのデバイスとネットを抽出します。フローの2番目のプロセスは「比較」であり、ここでデバイスとネットの実際の比較が行われます。
LVSランセットには、抽出処理とネットリスト比較の両方を制御する一連の関数呼び出しが含まれています。
LVSでよく見られる問題
LVSのエラーは、主に次の2つのカテゴリーに分類されます：
抽出エラー
- 文章は短く、率直に
- デバイスの抽出エラー
- 端末が見つかりません
- 追加のデバイス端子
- 未使用のテキスト
- 構造の重複配置
エラーの比較
- レイアウト／回路図内の不一致なネット
- レイアウト／回路図内の未割り当てデバイス
- プロパティのエラー
- ポートの入れ替えエラー
どのようなソリューションを シノプシス どのようなソリューションを
シノプシス「IC Validator 」の物理検証機能は、デザイン・ルール・チェック （DRC）、レイアウトvsスケマティック （LVS）、フィル機能などを含む包括的なサインオフソリューションです。
続きを読む
Ask
i
NOTICE: You are interacting with an AI-powered chatbot that provides general information about Synopsys, including its products and services, which may be incorrect or incomplete. In the event of any conflict or discrepancy, the terms of your applicable agreements supersede any information provided by this chatbot. These chats may be accessed by Synopsys and its service providers to customize the experience and improve this tool, and your use of this chatbot is an agreement to that data processing activity.