Synopsys
Ansys

What is a Custom IC?

シノプシス 編集部

2020年12月10日 / 読了時間:4分

定義

カスタム集積回路(IC) は、フルカスタムIC と呼ばれることもあります。この種のIC設計における具体的な要件を理解するために、まずは「セミカスタム設計」と呼ばれる、より一般的な設計プロセスについて見ていきます。このプロセスは、アプリケーション特化型IC(ASIC設計 )と呼ばれることもあります。

メモリ、スタンダードセル、およびプロセッサコアなどの大規模なマクロ機能は、いずれもこうした構成要素の例です。あらかじめ定義された構成要素を使用することで、設計者の効率が向上します。設計プロセスとは、これらの構成要素を組み立て、使用された構成要素の集合が設計要件を満たすことを検証するものです。独自の要件に対応するため、高度なEDAツールを使用して、構成要素の特定のバージョンが作成されます。 特定の設計に対して適切なメモリサイズを生成するメモリコンパイラは、このプロセスの一例です。Verilogなどの高水準言語で記述されたデジタル回路の記述は、これらの機能を実装するために必要な論理素子へと自動的に「コンパイル」されます。これは論理合成と呼ばれ、このプロセスのもう一つの例です。その後、設計要素の全体は、自動化技術を用いてシリコン上に配置・配線されます。サブスレート

このプロセスは非常に効率的ですが、利用可能な標準的な構成要素に基づいて、要件に「最適」な回路を生成するものです。場合によっては、この「最適」なアプローチでは設計目標を達成できないこともあります。ICの性能、精度、消費電力、またはサイズが極めて重要な高精度要件においては、カスタムIC な設計アプローチが必要となります。

カスタム、あるいはフルカスタムIC の設計プロセスでは、必要な機能に合わせて特別に作成された独自の構成要素が使用されます。カスタムIC の設計プロセスでは、前述のセミカスタム(ASIC)設計プロセスで使用されるものと同様のツールが数多く用いられます。違いは、組み立てられるビルディングブロックが、特定の機能を実現するためにカスタムで構築されることが多い点です。ICレイアウトエディタは、この種の設計プロセスにおいて重要なツールです。また、開発中のICやブロックの固有の要件に対応するため、これらのデバイスを組み立てる方法も異なる場合があります。 

カスタムICの重要性

特定の回路の性能、精度、消費電力、またはサイズが極めて重要な場合、カスタムIC な設計アプローチこそが、必要な性能を実現する唯一の方法です。 アナログICやパワーICには、こうした厳しい要件が数多く存在します。例えば、5G携帯電話インフラ向けの高周波受信機は、シグナル・インテグリティ や精度に関する特定の要件があるため、カスタム設計が必要となります。また、スマート電力メーターなどに搭載されるような、大電力をスイッチングするICも、これらのアプリケーションで生じる極端な熱や電界に対応するために、特別な設計上の配慮が必要となります。

カスタムIC この設計手法は、セミカスタムやASIC設計で使用される構成要素の開発においても広く活用されています。この手法で使用されるスタンダードセルは、通常、最大の集積度と性能を確保するために、フルカスタム技術を用いて設計されます。これらのセルは何度も再利用されるため、最適な設計を実現するための追加の労力は正当化されます。メモリを構成するために使用される低レベルの記憶素子(すなわちビットセル)も、カスタム設計プロセスを用いて構築されます。 もう一つの例は、組み込みプロセッサコアのデータパスです。これらの要素は、プロセッサコアの動作クロック周波数をサポートするために、高速で動作する必要があります。この場合、データパスの要素は、アバットメント(すなわち、すべての接続がデータパスブロックの左右に揃うように)で配線できるよう、カスタム設計されます。この方法により、配線遅延を最小限に抑えることができますが、このアプローチを実現するにはカスタム設計が必要となります。

カスタムICはどのように設計されるのか?

以下は、カスタムIC の設計フローで必要な手順です:

  • アーキテクチャ設計:ここでは、ICまたは特定のブロックに求められる機能が定義されます。ICやブロックはどのような機能を提供しなければならないか? 必要な動作速度や消費電力はどれくらいか? 目標コストはいくらか? これらの質問に対する答えが、デバイスの実装に用いる具体的な技術の選定に反映されます。この段階では、「何」が必要かが最も重要です。「どのように」実装するかは、まだ明確に定義されていません。
  • 論理/回路設計:ここでは、マクロレベルの構成要素を相互接続して、ICやブロックの必要な機能を実現します。デバイスの集合体をシミュレーションし、設計の機能を検証します。必要なシミュレーションの詳細度に応じて、デジタル論理シミュレータまたはアナログ回路シミュレータのいずれかが使用されます。この段階において、チップやブロックを「どのように」実装するかが定義され始めます。
  • フィジカル設計:このステップでは、シリコンウェハー上に必要なすべての回路要素を実装する、相互に接続された形状の実際のレイアウトが作成されます。このプロセスは、チップの「フロアプラン」から始まります。フロアプランでは、チップの各主要機能がどこに配置されるか、また設計の主要な入出力ポートがどこに配置されるかが定義されます。より小規模なビルディングブロックを設計する場合は、このステップを省略できる場合があります。 次に、カスタムレイアウトエディタを使用して、シリコンウェハー上に回路を形成する実際の形状の物理レイアウトを実装します。高度なレイアウトエディタでは、レイアウトが設計の消費電力や性能にどのような影響を与えるかについて、設計者にリアルタイムでフィードバックを提供します。
  • 物理検証:これは、設計を製造工程に送る前の最後のステップです。この段階では、製造プロセスによって設計に生じるあらゆる物理的影響をモデル化することができます。配線による追加抵抗、信号のクロストーク、製造プロセス自体のばらつきなどは、ここで考慮しなければならない多くの項目の一部です。こうした負荷がかかった場合でも、回路は正常に動作するでしょうか? さらに、回路が確実に製造可能となるよう、シリコンウェハー上に回路を物理的にどのように配置すべきかに関する多くの設計ルールが存在します。これらの設計ルールも、この段階でチェックされます。このプロセスが完了すると、設計は「サインオフ」の準備が整います。サインオフとは、必要なすべてのチェックが正しく行われたことを確認し、設計を製造工程に送るか、あるいはその後のセミカスタムやASIC設計に活用する段階のことです。

どのようなソリューションを シノプシス どのようなソリューションを

シノプシス カスタム設計プラットフォームは、堅牢なカスタムアナログ回路の設計開発を加速させる、設計および検証ツールの統合スイートです。Custom Compiler™カスタム設計環境を基盤とするこのプラットフォームは、業界をリードする回路シミュレーション の性能、高速かつ使いやすいレイアウトエディタ、そして寄生抽出 、信頼性解析、物理検証のためのクラス最高の技術を備えています。

プラットフォームツールには、以下のものが含まれます:

  • Custom Compiler: 設計データの入力、シミュレーションの管理と解析、およびカスタムレイアウト編集機能を提供
  • IC Validator: あらゆるプロセスノードにおいて、お客様の生産性を向上させる、包括的で高性能なサインオフ物理検証ソリューション
  • HSPICE: 正確なオンチップシミュレーション、およびシリコンからパッケージ、基板、バックプレーンに至るまでのシグナル・インテグリティ シミュレーションと解析におけるゴールドスタンダード
  • StarRC: ~のゴールドスタンダード 寄生抽出
  • SiliconSmart: ライブラリ・キャラクタライゼーション およびQAの包括的な機能群により 、以下のようなデジタルサインオフツールに必要なモデルを生成します。PrimeTime

続きを読む

Ask BETA This experience is in beta mode. Please double check responses for accuracy.

チャットを終了する

このウィンドウを閉じると、チャット履歴が消去され、セッションが終了します。本当に このチャットを終了してもよろしいですか?