共通データ・モデル とは何ですか？

共通データ・モデル には統一されたメタデータセットが含まれており、これにより、データとその意味をアプリケーション間で共有することが可能になります。統一されたメタデータに加え、共通データ・モデル には、エンティティ、属性、セマンティックメタデータ、関係などの項目を含む、標準化され拡張可能なデータスキーマのセットが含まれています。

共通データ・モデル のすべての要素が定義された後、データへのアクセスや操作を行うメソッドが開発され、すべてのアプリケーションがこれらの同一の標準化された手順を利用できるようになります。

共通データ・モデル は、ソフトウェア開発プロセスの効率を高める多くの機会をもたらします。必要な情報を格納・処理するためのデータ構造を定義する必要なく、新しいアルゴリズムを開発することができます。共通データ・モデル は、標準的な構造体を使用して情報を格納し、標準的なアクセス方法を用いてデータを処理する機能を提供します。

デザインフローの統合には、もう1つ非常に重要な側面がありますが、これは共通データ・モデル なしでは実装が困難です。EDAフローの初期段階のツールにおいて、後期段階のツールからの推定値にアクセスし、初期段階で使用されるモデルの精度を向上させることは、しばしば有用です。ロジック合成を実行する際に、バックエンドの配置・配線ツールからより正確なフロアプランや配線遅延にアクセスすることが、その一例です。

共通データ・モデル （ ）により、このようなデータ共有が可能になります。後期段階の情報を活用して初期段階の意思決定に反映させるこのプロセスは、「シフトレフト（shift-left）アプローチ」と呼ばれます。

また、共通データ・モデル は、設計フローの効率を大幅に向上させます。共通データ・モデル がない場合、データの共有は非常に困難になります。設計データベースは、内部モデルから標準的な読み取り可能な形式にエクスポートし、それを次のツールに渡して、そのツールが独自のデータモデルにコンパイルする必要があります。このプロセスにより実行時間が長くなり、情報の損失につながる可能性があります。また、データの冗長性によりディスク容量を大幅に消費するため、NFSファイルシステムにとって課題となる場合があります。 

共通データ・モデル （RTL設計意図）により、EDAフローにおける初期段階および後期段階のツール間で情報を共有することが可能になります。これにより、設計における「シフトレフト」アプローチが促進され、初期段階の結果において後期段階の影響を考慮できるようになるため、より収束性が高く予測可能な設計プロセスが実現します。論理合成の段階で配置情報や配線遅延をより正確にモデル化する「物理合成 」の概念は、このアプローチの一例です。 RTL設計意図をフロー全体に伝播させることにも、大きな利点があります。例えば、RTL設計意図があれば、配置配線工程の後半におけるマルチビットの再バンキングがはるかに容易になります。この意図がなければ、ツールはバンキング対象となる論理回路の無秩序な集合を処理することになります。また、共通データ・モデル は「設計メモリ」効果も実現しており、うまく機能しなかったアプローチを伝播させることで、将来同様のケースでそれらを回避できるようになります。

設計フローの統合により、手戻りが減り、市場投入までの期間が短縮されるなど、設計プロセスの効率化が図られます。これは、設計中のチップを採用するシステムのライフサイクル全体にわたる収益性に、大きなプラスの影響を与えます。十分に整備された「共通データ・モデル 」を広く活用することで、さらに別の大きなメリットが得られます。 チップ設計プロジェクトはそれぞれ異なり、各設計グループには、こうした固有の課題に対処するための独自の方法があります。チームが十分に整備された「共通データ・モデル 」に基づいたツールを使用すれば、設計グループは独自のフローを構築し、設計の初期段階および後期段階のデータを共有するための独自の戦略を策定することが可能になります。

その結果、完全にターゲットを絞り込み、カスタマイズされた設計フローが実現されます。私たちはこれを「顧客定義型ハイパーコンバージェント設計フロー」と呼んでいます。これは、複雑なチップ設計プロジェクトの具体的なニーズに対応するために利用できる、最も強力なツールのひとつです。

シノプシス Fusion Compiler™は、共通データ・モデル を備えた、RTLからGDSIIまでのデジタル実装ソリューションを提供します。

Fusion Compiler デジタル設計の実装に新たな時代を切り拓く、革新的なRTL-to-GDSIIフローを提供します。このソリューションは、業界最先端の設計が抱える課題に対処するため、これまでにないレベルの予測可能な結果品質を実現します。その統合アーキテクチャは、RTL-to-GDSIIフロー全体で技術を共有し、結果品質を20％向上させ、結果を得るまでの時間を2倍短縮するハイパーコンバージェントな設計フローを実現します。

この技術のメリットは以下の通りです：

• 単一の統合データ・モデル・アーキテクチャにより比類なきデザイン・キャパシティ、スケーラビリティ、生産性を実現
• RTLからGDSIIまでの統合最適化エンジンにより、最高の性能、消費電力、面積を実現する新たな可能性を切り拓きます
• 設計の反復作業を削減するための、組み込みのサインオフタイミング、寄生抽出 、および消費電力解析機能
• マルチスレッディングおよび分散処理テクノロジを用いた徹底した並列化により、スループットが最大限に向上
• 主要なファウンドリプロセスの認証を取得済み FinFET、ゲート・オール・アラウンド（GAA）およびマルチパターニングに対応した設計