「シンセシス」とは何ですか？

合成は、レジスタ、演算、およびデータフローを用いてデジタル回路の動作を記述するRTLコードから始まります。合成プロセスには、いくつかの重要なステップが含まれます：

1. 解析と詳細化：合成ツールはRTLコードを読み込み、エラーをチェックし、モジュールや階層構造を整理しながら、設計の内部モデルを構築します。
2. テクノロジーマッピング：このツールは、RTLロジックを、ターゲット技術ライブラリに含まれる標準ロジックゲートおよびフリップフロップのネットワークに変換します。
3. 最適化：ネットリストは、面積の最小化、低消費電力、高性能といった設計目標に合わせて最適化されます。ロジック最小化、リタイミング、リソース共有などの手法が一般的に用いられます。
4. 制約の処理：設計者は、クロック周期、タイミング要件、面積制限などの制約を指定します。合成ツールは、最適化の過程でこれらの制約を満たすよう試みます。
5. 出力の生成：最終的な結果はゲートレベルのネットリストとなり、これはフィジカル設計 、配置、配線といった後工程で使用されます。

合成ツールは、設計が指定された目標をどの程度満たしているかについてもフィードバックを提供します。例えば、回路が所望のクロック速度で動作するか、あるいは特定の面積制限内に収まるかを推定することができます。このフィードバックにより、設計者は設計プロセスの早い段階でRTLコードや制約条件を最適化することができます。

合成は、検証やテストと密接に関連しています。合成の過程で、テスト構造を挿入することで、製造されたチップの欠陥を効率的にテストできるようにすることができます。また、合成ツールは形式検証ツールと連携して動作し、ゲートレベルのネットリストが元のRTLコードと機能的に同等であることを確認することで、製造前にエラーを発見するのに役立ちます。

RTL合成とは、具体的にはレジスタ転送レベル（RTL）のコードをゲートレベルのネットリストに変換することを指すのに対し、論理合成は、さまざまな抽象化レベルにおける最適化や変換を含む、より広義の用語である。実際には、デジタルIC設計の文脈では、これらの用語はしばしば同じ意味で使用される。

現代の回路合成技術は急速に進化しています。機械学習は、設計変更による影響の予測や最適化の向上に活用されています。クラウドベースの合成技術により、大規模な設計のターンアラウンド時間が短縮されています。合成と配置・配線を統合した一元化されたフローは、最先端のチップに求められる複雑さと集積化の増大に対処するのに役立っています。

Synthesisは、半導体設計プロセスにさまざまな重要なメリットをもたらします：

• 自動化：高レベルな設計から製造可能なハードウェアへの変換を自動化することで、手作業の負担を軽減します。
• 最適化：高度なアルゴリズムを用いて、消費電力、性能、面積といった主要な設計指標を改善します。
• 拡張性：小型のコントローラから大規模なシステムオンチップ（SoC）デバイスに至るまで、ますます複雑化する設計に対応します。
• 予測可能性：品質指標に関する早期のフィードバックを提供し、設計者が物理的な実装を行う前に、十分な情報に基づいた意思決定を行えるように支援します。
• 統合：検証、テスト、およびフィジカル設計 ツールとシームレスに連携し、チップ開発プロセス全体を効率化します。
• 一貫性：RTLからシリコンに至るまで設計意図が確実に維持されるため、信頼性と歩留まりが向上します。

シノプシス 電子設計自動化（EDA）分野における世界的なリーダーであり、 FPGA および ASIC設計 フロー向けの合成ソリューションを提供しています。

• FPGA の設計において、 シノプシス Synplify®を提供しています。これは、プログラマブルロジック設計において高品質な結果をもたらす、広く採用されている合成ソリューションであり、安全性および高信頼性ロジックの自動挿入に重点を置き、高効率なマッピングとタイミングクロージャを確実に実現します。
• 「 ASIC設計、 シノプシス は、業界標準のRTL合成ツールである「Design Compiler®」と、合成、配置、配線を統合したRTLからGDSIIまでの統一フロー「Fusion Compiler™」を提供しています。これらのソリューションは、エンジニアが先進プロセスノードにおいて、消費電力、性能、面積を最適化することを支援します。

すべての シノプシス 合成ツールは、Verilog、SystemVerilog 、VHDLなどの業界標準のハードウェア記述言語に対応しています。これらのソリューションを導入することで、エンジニアリングチームは収束を加速させ、設計品質について早期に把握し、FPGA およびASIC設計 の両方で競争力のある成果を達成することができます。