エレクトロマイグレーションとは

設計において、ネット配線は常に電磁界（EM）や抵抗などのさまざまな制約を満たす必要があります。設計者の生産性を向上させるためには、EMや抵抗の制約を自動的に検証する手法が求められます。このような機能があれば、ユーザーは配線フローのどの段階でも配線結果を確認し、それに応じて調整を行うことで、EMや抵抗の制約を満たすことができます。

EM制約は、接続オブジェクトが、あらかじめ定義された平均故障間隔（MTTF）を達成するために、継続的にどれだけの電流に耐えられるかを示します。以下の4種類の等価電流に対応するEM制約が4種類あります：

1. 絶対電流
2. 平均電流
3. ピーク電流
4. 二乗平均平方根（RMS）電流 

ネットのEM制約チェックを行うには、設計者は各アナログまたはデジタルセルのピンについてこのタイプの等価電流を定義します。これに基づき、EM/Rチェックエンジンは、そのネットの各接続オブジェクトについてこのタイプの等価電流を計算し、以下のチェックを実行します。 

• ユーザーが指定したEMタイプに対応する電流密度表を用いて、ネットの各接続オブジェクトが電流を流すのに適切な幅の範囲を決定します。実際の幅がEM準拠の幅の範囲のいずれにも該当しない場合は、ユーザーにフラグを送信するか、配線結果を自動的に調整する必要があります。 
• ユーザーが指定した対応するEMタイプに対する電流許容値の制約条件を用いて、ネットの各ビアが電流を流すために必要な最小カット数を決定します。実際の値がEM準拠の最小カット数よりも小さい場合、ユーザーにフラグが送信されるか、または配線結果が自動的に調整される必要があります。

金属配線におけるエレクトロマイグレーション の速度と信頼性には、以下のようないくつかの重要な要因が影響を及ぼします。

• 導線材料：Cuメタライゼーションに使用される純銅は、アルミニウムよりもエレクトロマイグレーション-堅牢であることが知られている。同等の信頼性要件を前提とした場合、銅線はアルミニウム線に比べて約5倍の電流密度に耐えることができる。

• 配線温度：金属配線の平均故障時間（MTTF）を算出するために用いられるブラック方程式では、導体の温度が指数として現れる。つまり、導体の温度は配線のMTTFに大きな影響を与える。配線の温度は、主にチップの周囲温度、電流が流れることによる自己発熱、隣接する配線やトランジスタからの熱、および周囲の材料の熱伝導率によって決まる。

ブラックの式：MTTF = ^{CJ - ne}(Ea/kT) ここで、

• C= 金属線の特性に基づく定数；

• J = 電流密度；

• n = 1 から 2 までの整数定数

• T = 温度（K）；

• k = ボルツマン定数；および

• Ea = 活性化エネルギー 

• 配線サイズ：ブラックの式が示すように、温度を除けば、配線のMTTFに影響を与える主なパラメータは電流密度である。 電流密度は電流I と断面積 Aの比として求められるものであり、また、ほとんどのプロセス技術ではプリント配線の厚さが一定であると仮定されているため、電流密度に直接的な影響を与えるのは配線の幅である。つまり、配線が広いほど電流密度は小さくなり、エレクトロマイグレーション に対する抵抗は大きくなる。

周波数が臨界値_f0= ½(_MTFdc) 未満の場合、相互接続は直流エレクトロマイグレーション の挙動を示す。逆電流が発生する前からシステムは故障する。周波数が_f0 を超えると、MTF は徐々に改善する。これは、逆電流期間中の損傷修復の有効性が高まるためである。

正パルスおよび負パルスの開始時に、原子や空孔は粒界や界面に沿って移動し始めます。この移動は、反対方向の応力によって回復することがあります。応力の作用時間が短いほど、原子や空孔の変位は比較的小さくなり、回復しやすくなります。

極めて高い周波数範囲では、損傷修復プロセスによって、半周期の間に生じたすべての欠陥を克服することができます。しかし、配線は決して不滅というわけではありません。温度勾配のみによって故障する可能性があります。この場合、ジュール熱によって、RMS電流密度に基づいて寿命が決まります。応力の波形も故障率に影響を与えます。例えば、RMS電流密度がそれほど高くない場合でも、ピーク電流密度が非常に大きいと、局所的な溶融が発生し、故障の原因となります。

電子部品の金属マイグレーションによる懸念や危険を回避するために、チップ設計者は以下のような手法を使用できます。

1. インターコネクトの幅を拡大して電流密度を低減する。
2. 金や銅など、エレクトロマイグレーションに対する抵抗の高い材料を採用する。
3. 冗長ビアを使用して電流強度を低下させる。
4. インターコネクト間の間隔を狭める。
5. 低電圧レベルの回路を設計する。

もちろん、チップ設計において「エレクトロマイグレーション 」を解決するには、複数の手法を組み合わせて用いる必要がある場合があります。超大規模集積回路（VLSI）の配線を設計する際、シミュレーションソフトウェアを活用することで、特定の電流要件に最適な選択肢を見極めることができます。チップ設計者は、配線を通る電流密度や抵抗増加のさまざまな要因を分析し、チップ内のエレクトロマイグレーション を予測する必要があります。

インターコネクトが長くなり、その幅が狭くなり、電流密度が高くなって熱放散が低下すると、高度なテクノロジーノードでこれらの課題に対処するための非常に複雑な電磁則が必要になります。

シノプシス デジタル設計環境およびカスタム設計環境の両方に対応した、エレクトロマイグレーション の解析ソリューションを提供しています：

• IC Compiler™ IIは、業界をリードする配置配線 ソリューションであり、あらゆる市場分野およびプロセス技術にわたる次世代設計に対して、クラス最高の結果品質（QoR）を実現するとともに、これまでにない生産性を可能にします。IC Compiler IIには、フラットおよび階層型デザイン・プランニング 、早期設計探索、コンジェスションを考慮した配置・最適化、クロックツリー合成、先進ノードの配線収束、動的パワーシェーピング、信号エレクトロマイグレーション 、製造コンプライアンス、およびサインオフ・クロージャーに関する革新的な機能が搭載されています。 
  
• Fusion Compiler™は、先進プロセスノード設計の複雑性に対処し、結果の品質（QoR）を最大 20% 向上させると同時に、結果を得るまでの時間（TTR）を 2 倍短縮するように設計された、次世代の RTL から GDSII への実装システムです。Fusion Compilerの統合コックピットは、RTL物理合成 、デザイン・プランニング 、配置、クロックツリー合成（CTS）、高度な配線、信号エレクトロマイグレーション 、物理合成 に基づく最適化、チップ仕上げ、サインオフ品質解析、およびECO最適化を含む、設計のための包括的なプラットフォームを提供します。
• RedHawk™ Analysis Fusionを統合したIC Compiler™ II／Fusion Compiler は、設計段階でのパワー・インテグリティ 解析（電源レールエレクトロマイグレーション を含む）および修正機能を設計者のフローに導入し、フィジカル設計 ステップにおいてサインオフレベルの精度を持つ結果を提供します。 
• PrimeSim XA トランジスタレベルのエレクトロマイグレーション およびパワー・インテグリティ 解析用。PrimeSim EMIRは、デバイスレベルおよび配線信頼性解析のための包括的な解析ツールセットを提供します。これには、IRドロップ、電流密度、エレクトロマイグレーション 、およびデバイスの経年劣化解析が含まれます。