EDAソリューション
システム
シリコンIP
SolvNetPlus
トレーニングと教育
定義
フィン型電界効果トランジスタ（FinFET ）は、完全に平面状ではなく、薄い垂直フィンを備えた電界効果トランジスタ（FET）の一種である。 ゲートは、ソースとドレインの間に形成されるチャネルの3辺を完全に「包み込む」ように配置されています。ゲートとチャネルの間に生じる表面積の増加により、平面型FETと比較して電気状態の制御性が向上し、リーク電流が低減されます。FinFETを使用することで、チャネルの静電的制御が大幅に向上し、その結果、平面型FETよりも優れた電気的特性が得られます。
FinFETは、現代のナノエレクトロニクス半導体デバイスの製造における基盤となっています。FinFETを採用したマイクロチップは2010年代前半に商用化され、14 nm、10 nm、7 nmのプロセスノードにおいて主流のゲート設計となりました。単一のFinFET トランジスタには、通常、複数のフィンが並列に配置され、すべて同じゲートで覆われており、これらが電気的に一体として機能することで、駆動強度と性能が向上します。
図1：平面型FET
図2： FinFET
FinFETにおける設計上の課題とは何でしょうか？
FinFET などの高度なジオメトリノードは、設計および製造上の大きな課題をもたらし、一部の実装ツールに影響を及ぼしています。特に、複雑なマルチパターニングリソグラフィ の要件には、以下の要素が含まれます：
- マスクを正確かつ効率的に着色できるようにするための、ルールに配慮した配置および配線
- フロー全体にわたる設計段階での物理検証により、時間がかかり、不確実な反復作業を削減する
- 製造上のばらつきを考慮に入れたより高度で正確な寄生抽出およびタイミング解析
高度なジオメトリノードにより、設計は数GHz以上の動作周波数で動作可能になります。これを実現するためには、設計フロー全体を通じて高い予測可能性を備えたツールにより、モデリング、ガイダンス、および解析の改良を行う必要があります。次世代設計のサイズおよび性能要件を満たすには、より高い処理能力、実行時間の短縮に向けたマルチコア処理の強化、そして設計生産性を最大化するための統合設計環境が求められます。 シノプシス’の包括的でファウンドリ認定を受けた高度なジオメトリソリューションは、設計の市場投入を加速させる以下の機能を提供します：
- RTL設計の初期段階における検討とブロックの実現可能性分析
- 合成から配置・配線までの物理的なガイダンス
- 高度なミックスドシグナル要件に対応した、デジタルおよびカスタム協調設計
- 複雑な設計ルールの自動検出および修正機能を備えた、設計内物理検証
- 実装ツールと密接に連携した抽出およびサインオフ機能
- サインオフ解析によるフィジカルECOガイダンス機能とリーク・リカバリ機能
xml-ph-0000@deepl.internal SoC設計における シノプシス FinFET SoC設計におけるメリット
FinFETの電気的特性を最大限に活用するには、複雑で多段階のパターニングを伴うリソグラフィ の課題に対処する必要があります。これを支援するため、 シノプシス は、プロセス開発、SPICE設計実装、IPにまたがる、業界で最も幅広い、シリコン実証済みのFinFET対応EDAソリューションを提供しています。 設計を活用する上でのその他のメリットには、 シノプシス FinFET 設計において当社と協業するその他のメリットには、以下が含まれます：
- 最新モデルの開発、プロセス開発、および認証取得に向け、ファウンドリや学術機関との早期段階からの連携
- 20nm平面型および16/14nm以下のFinFET 製造ルールによって導入された、ダブルパターニングや3Dトランジスタといった新たな課題に対応する包括的なソリューション
- 既存の手法への影響を最小限に抑え、透明性のある導入により、先進的なプロセス技術への移行を円滑に進める
- ICの設計、実装、およびサインオフに向けた、ファウンドリ認定済みの包括的なソリューションにより、初回から正しいシリコンを実現
FinFET の量産向け設計を有効にする方法
シノプシス 最先端のプロセスノードを対象とした業界をリードするソリューションの提供において、確かな実績を有しています。IDM、ファウンドリ、学術機関と連携し、 シノプシス 業界で最も包括的かつ効果的なFinFET ソリューションを提供しています。世界中のFinFET デバイスの大半は、シノプシスのTCAD ツールを使用して設計されており、 シノプシス FinFET 向けのシリコン実証済みIPのポートフォリオは業界で最も幅広く、主要な量産SoCの90％以上がシノプシス Design Familyを使用して設計されています。
シノプシス’ Custom Compiler この「視覚的に支援されたカスタムレイアウトソリューション」は、迅速な導入に最適化されており、FinFET のカスタムデザイン作業を完了するのに必要な時間を、数日から数時間に短縮します。
続きを読む
