What is a Microchip?

マイクロチップは、以下の名称でも呼ばれています。

• 集積回路（IC）
• コンピュータチップ
• 半導体
• チップ

集積回路は、単一のモノリシックデバイスであり、はるかに小型で、消費電力が大幅に少なく、非常に低コストで大量生産できるため、ワイヤ配線やプリント回路基板（PCB）で接続された個別コンポーネントのアセンブリに取って代わりました。

半導体材料は1821年にトーマス・ヨハン・ゼーベックによって発見され、1947年にはウィリアム・ショックレーによって初めて動作する半導体トランジスタが開発されました。その後、1959年にロバート・ノイスによって、これらの構成要素とすべての配線が1つのデバイスに統合されました。 この発明およびその後のすべての進歩の鍵となったのは、フォトリソグラフィーを用いて材料を1層ずつ精密に堆積・除去する平面製造プロセスであった。

集積回路は現代生活に欠かせないものであり、おもちゃから深宇宙探査機に至るまで、さまざまな電子機器に採用されています。 2023年、 マイクロ・チップ の全世界売上高は5,269億ドルに達しました。同年の売上高では、コンピュータ以外の分野におけるチップの利用がさらに拡大しており、その内訳は通信分野が32％、自動車用途が17％、産業用機器が14％、民生用電子機器が11％を占め、コンピュータ用途はわずか25％にとどまりました。

「IC内のトランジスタ数は2年ごとに倍増する」とするムーアの法則に後押しされ、回路の複雑化が進み、部品のサイズがますます小型化するにつれて、マイクロチップの設計と製造は、チップの世代が進むごとにますます困難になっている。

チップ上の個々の要素の一般的なサイズ（フィーチャーサイズと呼ばれる）は、ナノメートル（nm）、つまり10億分の1メートルで測定されます。現在の半導体メーカーでは、14nm、10nm、7nm、5nm、3nmのプロセスが採用されており、2nm技術も実用化されつつあります。参考までに、米粒1粒の長さは500万ナノメートルです。

2023年、研究者たちは1.2兆個のトランジスタを搭載した、過去最大規模のマイクロプロセッサを開発した。2024年のインテルのCPU製品群には、1つのチップに1億個以上のトランジスタが搭載されている。

集積回路は、通常シリコンなどの半導体材料を重なり合う層として積み重ねて作られます。マイクロ・チップ に含まれる最も一般的な要素は以下の通りです：

• シリコンサブスレート ： 他の層は、この 基底となる 純粋なシリコン結晶層から、他の物質を除去・堆積させたり、結晶材料にドーピングを施したりすることで形成される。 

マイクロ・チップ の製造には3つの工程があります。各工程は、コストを最小限に抑え、品質を確保し、効率を最大化するために、高度に最適化され、自動化されています。ICを設計するエンジニアは、各工程が部品のサイズ、形状、間隔を決定づけるため、製造プロセスを十分に理解しておく必要があります。

ステップ1：ウェハーの製造

半導体製造の第一段階は、シリコンウェハーの製造です。この工程は、通常は純シリコンなどの半導体材料からなる単結晶の円筒形インゴット（ブーレと呼ばれる）を成長させることから始まります。その後、このブーレを薄いウェハーにスライスし、機械加工によって平坦な表面を作り、化学エッチングで機械加工による傷を取り除き、研磨を行います。 電子用ウェーハの直径は通常、100～450 mmです。最も一般的なサイズは、直径300 mm、厚さ755 µmです。

ステップ2：製作

回路は、そのすべての構成要素や配線を含め、通常「ファブ」と呼ばれる半導体製造施設で形成されます。各層および回路のトポロジーは、厳密に管理された一連の工程を経て形成されます。ロボットがウェハーをクラスター単位で各装置間を移動させます。ほとんどのチップ製造プロセスでは、各層について以下の工程を踏みます：

• 層を完全に覆うように二酸化ケイ素の層を成長させます（「不動態化」とも呼ばれる）。
• フォトレジスト剤を塗布します。
• フォトレジスト層を、作成したい形状のパターンに合わせて紫外線に露光します。その後、フォトレジスト層を現像し、光にさらされた部分を除去します。これをフォトリソグラフィーと呼びます。
• 化学薬品（通常は強酸）を用いて、フォトレジストが除去された部分の酸化膜を取り除きます。この工程は「エッチング」と呼ばれます。
• 未現像のフォトレジスト剤を取り除きます。
• 層のドーピングが必要な場合は、結晶構造に汚染物質をイオン注入することで、トランジスタやその他のコンポーネントに望ましい半導体挙動が得られます。
• 他の材料については、さまざまな化学気相成長法または蒸着法を用いてインターコネクト、ビア、その他のコンポーネントが作成されます。

ステップ3：梱包

各層の形成が完了し、ウェハーが洗浄・検査された後、ウェハーは「ダイ」と呼ばれる個々のチップに切断されます。その後、1つまたは複数のダイがボンディングによって基板に実装され、用途に応じてさまざまな材料を用いてICが封止されます。1つのパッケージに1つのチップのみを収めるものもありますが、現在の傾向としては、1つのパッケージに複数のダイを組み合わせることが主流となっています。 

集積回路の種類や用途は年々拡大しています。初期のICは、多くの場合、単一の機能しか果たしませんでした。しかし、製造技術や設計ツールの進歩に伴い、チップは多機能化へと移行してきました。

スマートフォンは、1つのデバイス内にさまざまな用途に対応する複数の種類のチップを組み込むことができるという好例です。スマートフォンには、5G通信やGPS用の無線周波数（RF）チップ、カメラ用の光電子チップ、ディスプレイ用のLEDチップ、処理ユニット用のデジタルIC、加速度センサー用の微小電気機械システム（MEMS）チップに加え、膨大な数の機能を検知・制御・調整するためのその他十数種類の集積回路が搭載されています。

チップのタイプは、伝送する信号によって分類できます。

アナログ集積回路

アナログ信号は、単に高電圧や低電圧の信号だけでなく、連続的な電圧範囲にわたって電圧を伝送します。これらは、信号の増幅、周波数によるフィルタリング、および信号の混合に使用されます。アナログICの周波数や出力は大きく異なる場合があり、高周波数や高出力となるほど、設計上の課題が顕著になります。

アナログICの一般的な用途は以下のとおりです。

• 光学、熱、およびオーディオセンサー
• パワーマネジメント回路
• オペアンプ
• オーディオおよびビデオ信号処理
• 無線通信や光信号処理を含む通信
• RF回路
• 信号調整
• マシンコントローラ

デジタル集積回路

デジタルICは、トランジスタで構成された数百万から数十億個の論理ゲートを内蔵した論理デバイスです。一定のクロック周波数で動作する信号は、ハイまたはロー、ゼロまたはワンとして変換または検出されます。さまざまな論理デバイスを組み合わせることで、ごくわずかな電力で非常に複雑な演算を行うことができます。

デジタルICの最も一般的な用途には以下のものがあります。

• ロジックICまたはプロセッサ
  • マイクロプロセッサ
  • マイクロコントローラ
  • 特定用途向け集積回路（ASIC）
• メモリチップ
• フィールドプログラマブルゲートアレイ（FPGA）
• デジタルパワーマネジメントデバイス
• システムオンチップ（SoC）デバイス
• マルチダイチップ

ミックスドシグナル集積回路

一部の集積回路では、アナログ信号とデジタル信号を処理する回路を組み合わせ、両者を相互に変換することで、ミックスドシグナル集積回路が構成されています。これらは、アナログ信号が検出または生成され、その信号を読み取り、生成、または変更するために論理演算が必要な場合に使用されます。

ミックスドシグナルICの最も一般的な用途には以下のものがあります。

• SoCデバイス
• データ収集チップ
• RF CMOS回路
• クロック／タイミングIC
• スイッチドキャパシタ回路
• 電気光学デバイス
• MEMSデバイス

マイクロチップの未来は、過去と似たような姿となるでしょう。つまり、より小型化が進みながら機能は向上し、コストは絶えず低下していくのです。製造技術の進歩により、性能の向上や新たな用途への展開といった新たな機会も生まれるでしょう。

今後、電気エンジニアリングの設計とシミュレーションを推進するトレンドとしては、以下のようなものがあります。

ファブレス設計およびファウンドリへの移行

長年にわたり、この業界は、企業が独自のICを設計し、その製造をチップ専業メーカーに外注するモデルへと移行してきました。これは「ファブレス設計」と呼ばれ、受託製造を行う企業は「ファウンドリ」と呼ばれます。これにより、AppleやQualcommといった企業は、自社で製造施設を建設するための設備投資を行うことなく、革新的な新製品を設計することが可能になります。エンジニアは、利用するファウンドリの製造プロセスや基準に合わせて設計を行わなければなりません。

より小さいフィーチャーサイズ

回路の微細化が進み続けるにつれ、電力やシグナル・インテグリティ に関する課題が生じています。競争力を維持するためには、電気エンジニアはこれらの新しい機能を活用して設計を行うとともに、シミュレーションや設計のベストプラクティスを活用して問題を未然に防ぐ必要があります。

電子デバイスの複雑さと統合された機能

時が経つにつれ、電子機器の設計者の間で、単一のチップにより高度な機能を求める動きが強まっています。モノのインターネット（IoT）デバイス、新しいソリッドステート長期記憶装置、GPUチップなどは、単一のチップに新たな機能や性能を追加するだけでなく、それらの機能間の相互作用もより高度化していく集積回路の好例です。 エンジニアには、業界が求める技術の方向性に沿った設計を推進するための設計・シミュレーションツールが必要です。埋め込み型マイクロチップのような生体電子機器も、単一のチップに複数の機能が必要とされる分野の一つとなるでしょう。

クロック速度と周波数の上昇

性能要件の高まりとRF技術の進歩により、デジタルICのクロック速度や、アナログおよびミックスドシグナルチップの動作周波数が上昇しています。これらはいずれも、シグナル・インテグリティ や電力管理上の課題を引き起こしています。

エネルギー効率の向上による計算能力の向上

人工知能、仮想通貨のマイニング、IoTアプリケーションといったトレンドを支える高性能コンピューティング向けデータセンターの拡大により、マイクロプロセッサの性能向上に対する需要が高まっています。こうしたアプリケーションは、FPGA、ソリッドステートハードドライブ、メモリ、GPUの改良に加え、データ転送速度の向上に伴い、あらゆる機器を接続するために必要なあらゆるチップの改良を業界に求めています。

計算以外の用途の拡大

自動車、民生用電子機器、および産業用アプリケーションにおけるマイクロ・チップ の利用拡大という傾向は今後も続くでしょう。ほぼすべての製品が、ブロードバンド、センサー、および演算能力と接続可能なスマートデバイスとして設計されるようになり、そのすべてにマイクロチップが必要となります。 

マイクロチップ設計におけるシミュレーション

マイクロ・チップ の製造は複雑でコストもかかるため、設計の物理的な試作は現実的ではありません。その代わりに、エンジニアはシミュレーションを通じて仮想プロトタイピング を行い、設計を進め、性能を検証し、生産開始前に問題を特定して解決しています。また、シミュレーションはパッケージングの設計や、チップを製造する半導体製造装置の最適化にも活用されています。

デジタルマイクロチップのシミュレーションでは、まずRTL設計を用いて、抽象的なレベルでデジタル設計の論理的機能を検証することから始まります。これには、PowerArtist™ソフトウェアを用いた電力管理の初期評価も含まれます。このツールは、設計プロセスの早い段階で設計の電力要件を評価し、より電力効率の高い設計を実現するのに役立ちます。

フィジカル設計 のレイアウトが完了すると、エンジニアは、デジタルICの電源ノイズおよび信頼性分野で業界をリードする定評のあるRedHawk-SC™ソフトウェアを使用して、設計における電圧降下 およびエレクトロマイグレーション を評価することができます。

アナログおよびミックスドシグナル分野においては、Totem™ソフトウェアをプロセスに組み込み、パワー・インテグリティ および信頼性サインオフを行うことができます。エレクトロマイグレーション （マルチフィジックス ）において業界で信頼されるゴールドスタンダードとして、3 nm までのすべての主要ファウンドリから認定を受けています。また、PathFinder-SC™ ソフトウェアと連携して、静電気放電（ESD）の計算を行うことも可能です。

設計の最適化と検証が完了すると、パッケージングエンジニアはシミュレーションを活用して、マイクロ・チップ パッケージ全体の電力、シグナル・インテグリティ 、および堅牢性を最適化することができます。RedHawk-SC ソフトウェアは、システム・イン・パッケージ（SiP）設計を含む、大規模なマルチチップ構成に対応するように設計されています。先進半導体パッケージング は、2.5D および3D-ICの手法を用いて、同一パッケージ内に複数のダイを統合・接続しており、RedHawk-SC ソフトウェアによるシミュレーションが、設計の検証と最適化を行うための主要な手段となっています。

設計における電気的な側面が解決されれば、パッケージングエンジニアは、Mechanical™ソフトウェアやIcepak®ツールなどのツールを活用して、構造的信頼性や熱管理の検討を行うことができます。