先端半導体パッケージング技術とは

従来のパッケージングは、一区画の土地に1階建ての建物を1棟建てるようなものです。一方、先進的なパッケージングでは、より狭い土地に複数の建物を配置し、それらを橋やシャフト、トンネルでつなぐことが可能になります。これらの技術を効果的に活用する企業は、急成長を続ける半導体市場において競争上の優位性を獲得することになるでしょう。

高度なパッケージングで最も一般的に用いられる技術には、2.5D 、3D-IC、ヘテロジニアス・インテグレーション 、ファンアウト・ウェーハレベル・パッケージング、およびシステム・イン・パッケージ（SiP）があります。これらはそれぞれ、ウェーハから単一のチップを取り出し、他のチップとともに、プラスチック、金属、またはガラスで囲まれた、電気的に接続された単一のアセンブリ（パッケージ）に配置する異なる手法です。完成したパッケージは、プリント基板（PCB）またはフレキシブルテープに接続され、電子機器に組み込まれます。 

半導体技術が物理法則の限界に近づきつつあるため、より狭いスペースに多くのトランジスタを詰め込む能力の向上は鈍化しつつある。 数十年にわたり、マイクロエレクトロニクス業界は、チップ上のトランジスタ密度が2年ごとに倍増するというインテル共同創業者ゴードン・ムーアの予測（いわゆる「ムーアの法則」）を指針として、このペースに追いつくための投資や計画を行ってきた。これにより、各世代のチップはより微細なプロセスサイズと高密度化が進み、デバイス内の電気的接続が性能上のボトルネックとなっている。

アドバンスト・パッケージングは、設計者がこの制限を克服するための強力な手段です。複数のチップを3次元的に配置し、チップ間や中継用集積回路を介して直接接続を構築することで、ボトルネックを解消し、コストを削減することができます。さらに、異なる機能を持つチップを近接して配置することで、消費電力の削減、処理速度の向上、そして多機能デバイスを単一のパッケージに集約することが可能になるという利点もあります。

この単一パッケージというフォームファクタにより、複数の部品を扱う後工程での統合を、半導体製造拠点（ファブとも呼ばれる）における前工程に移行させることで、製造コスト、輸送コスト、在庫コストを削減できます。また、このアプローチにより、パッケージングの人件費も大幅に削減され、人件費の安い地域に別途パッケージング施設を設ける必要がなくなります。 

スーツケースに荷物を詰めることから、最新のGPUモジュールの製造に至るまで、パッケージングとは、必要なものをすべて限られたスペースにできるだけ効率的に収めることです。高度な半導体アプリケーションにおいては、コスト目標を維持しつつ、パワー・インテグリティ 、シグナル・インテグリティ 、サーマル・インテグリティ 、および機械的応力 といった課題にも対処しなければなりません。

インターコネクト

パッケージ内の各チップは、モジュールと電子機器の他の部分をつなぐI/Oパッド に接続される必要があります。そのため、パッケージには、相互接続、TSV、ワイヤなどの導電経路を設計に組み込む必要があります。これらは信号を伝送するため、各経路について、その信号が隣接する経路に干渉しないこと、および過度な発熱が生じないことを確認する必要があります。  

累乗

電力効率は、市場における重要な差別化要因です。顧客は、より少ない電力でより多くのことを実現したいと考えているため、パッケージ設計者は、消費電力と電力損失を最小限に抑える構成を開発し、関連技術を活用しなければなりません。

熱

パッケージ内のすべての部品は、電流が流れると発熱する可能性があります。そのため、パッケージには、発熱を最小限に抑え、部品から熱を放散させ、使用されるデバイスへの影響を軽減するような構成や材料を活用した熱管理ソリューションが必要です。

ロバスト性

パッケージが加熱・冷却されると、材料は膨張・収縮します。設計者は、各材料の膨張率の違いや、繰り返される膨張・収縮によって、配線やチップに不具合が生じないよう、さまざまな材料や配線技術を活用する必要があります。また、はんだボール の疲労特性を理解するとともに、自動車、IoT、航空宇宙などの過酷な環境下での使用に耐えられるパッケージ設計を行うことも求められます。

コスト

競争の激しい半導体業界において、コストは重要な決定要因です。バックエンド工程である従来のチップパッケージングは、人手を多く要し、輸送コストも発生する可能性があります。先進的なパッケージングプロセスでは、自動化を活用し、パッケージングを統合テストを含むフロントエンド工程の一部として組み込む必要があります。設計者は、コストを考慮しつつ最適な選択肢を賢く選ぶために、最適化ツールを活用することがよくあります。

半導体サプライチェーンの全域において、各社は、より高度なパッケージング、性能の向上、コスト削減を盛り込んだロードマップを策定している。Yole Intelligenceによる最近の調査によると、2022年には、920億ドル規模の業界のうち、高度なパッケージングが48％を占めていた。同レポートでは、2028年までに、1,360億ドル規模の業界において、そのシェアが58％に拡大すると予測している。

次世代のパッケージング製造では、電力効率が高く、比較的低価格のパッケージ、よりコンパクトなチップ設計、システムインチップアプリケーションに対する需要増加に対応するために、新しい材料、より大規模な自動化、革新的なテクノロジーを活用する必要があります。

包装エコシステムをめぐる各国や企業間の競争は激化する見通しだ。2023年のCHIPS法には、「国家先端パッケージング製造プログラム」への30億ドルの資金が盛り込まれている。業界をリードするインテル、TSMC、アムコールは2023年、新たな先端パッケージング施設の開発に向け、それぞれ35億ドル、29億ドル、20億ドルの投資を発表した。

製造プラントの技術に加え、エンジニアたちは、設計ワークフローに統合可能な、特定のパッケージング技術をサポートする、より優れたソフトウェアツールを求めていくことになるでしょう。例えば、 Ansys、マイクロソフトとTSMCは最近、2.5D ／3D-ICパッケージング向けのクラウドベースの応力シミュレーションツールセットの開発で協力しました。