什么是RISC-V？

作为一种开放式标准 架构，RISC-V由RISC-V International的成员公司定义，该组织是ISA 背后的全球性非营利组织。其宗旨是，通过合作，成员公司能够为处理器创新开辟新途径，同时推动设计自由度迈向新高度。

免版税的RISC-VISA 架构拥有一个精简的核心指令集，该设计中的所有软件均基于此运行。其可选扩展功能使设计人员能够针对各种不同的终端市场对架构进行定制。 本质上，RISC-V架构允许设计人员根据目标终端应用的需求定制和构建处理器，从而针对这些应用优化功耗、性能和面积（PPA ）。RISC-VISA 还提供了灵活的选择空间，设计人员可以从现有功能中自由挑选所需功能，而无需使用完整的功能集。

尽管RISC-V最初主要应用于嵌入式系统和微控制器 ，但其开源架构在高性能计算和数据中心领域也展现出广阔前景。 

RISC-V最初是加州大学伯克利分校的一个项目，旨在基于RISC 原则创建一个开源计算机系统。该项目最初是为学术用途而设计的。标准 项目已不断发展，目前由RISC-V International负责管理。 

RISC-V国际组织已将总部迁至瑞士，旨在为全球设计师维护中立地位，不受任何政府法规的约束。 

支持标准 的生态系统正在形成并不断发展。随着采用率的加快，行业合作仍在持续，推动架构进一步演进。  

RISC-V之所以广受欢迎，是因为其架构为处理器提供了简化的指令，以完成各种任务。它还使设计人员能够创建数千种潜在的定制处理器，从而加快产品上市速度。处理器 IP 的通用性也节省了软件开发 的开发时间。RISC-V 的其他优势包括：

• 其开放的标准 特性，促进了全行业的协作与创新 
• 通用指令集（ISA ），它有助于简化软件开发开发 ，因为所有处理器理论上都可以采用相同的架构。设计人员可以采用相同的基准架构ISA ——从简单的嵌入式设备到最大的超级计算机——并根据市场需求对设备进行定制。与之前的指令集架构（ISA）相比，RISC-V 指令集架构具有独特的功能，并可根据具体需求进行定制。 
• 提供更小巧、更节能且采用模块化设计的选项  
• 安全 这些功能可通过开源参考设计、软件组件分析 工具以及安全 扩展实现。此外，其开源特性意味着整个RISC-V架构可在公共领域中接受严格审查，从而杜绝后门和隐蔽信道。  

RISC-V 带来了特殊的挑战，因为其规范旨在为通用处理器提供可配置且可定制的解决方案。ISA 规范中定义了众多选项和变体，并且允许用户通过添加自定义指令进一步扩展ISA 。因此，任何针对RISC-V的验证方案都必须具备足够的灵活性，以适应这些定制需求。

同样，随着RISC-V架构被应用于HPC和移动设备 等高端领域，PPA 的要求也日益严苛，这需要采用industry-领先的 设计自动化工具和方法论。

新思科技作为RISC-V International的战略成员，该公司三十多年来一直致力于为领先的 的边缘计算设计提供处理器IP开发 及优化支持，以实现最佳的PPA 。如果终端客户决定开发RISC-VISA ， 新思科技 在协助这些公司设计并全面验证RISC-V SoC方面具有得天独厚的优势。来自 新思科技 提供了强大的开箱即用 RISC -V开发 与验证组合。 新思科技 该IP可轻松扩展，以支持任何RISC-V内核。  

• RISC-V 验证：用于验证和调试RISC-V 系统设计的产品和方法现已推出，同时还提供 新思科技 EDA流程、硬件加速 及虚拟原型设计解决方案，以及进一步支持RISC-V处理器和SoC验证的方法论。RISC-V处理器验证产品包括新思科技 ImperasDV验证环境、ImperasFC功能覆盖率工具以及STING测试生成工具。这些产品与行业内领先的 新思科技 VCS® 仿真 和 Verdi® 调试工具紧密集成，以提升效率。VC Formal产品还提供RISC-VISA AIP插件，用于处理器验证。 
• 虚拟原型：早期软件开发 与 新思科技 虚拟原型设计包括 Virtualizer™ 用于为软件开发 创建虚拟原型，并拥有业内最全面的交易级模型（TLM）产品组合。具体的RISC-V事务级别的模型（TLM) 模型（ImperasFPM快速处理器模型）包括适用于SiFive、Andes、OpenHW、lowRISC以及 新思科技 ARC-V 内核。ImperasFPM 模型也可针对定制的RISC-V 处理器进行构建。此外，还提供适用于多种平台的即用型 Virtualizer开发 开发套件（VDK）和 Starting Point VDK，以及确保项目成功的交钥匙和量产过渡服务。
• RISC-V 设计与实现：新思科技 Fusion QuickStart 套件（QIK）包含实现脚本、参考指南和基准布局方案，因此设计人员无需从零开始。利用 QIK，并结合新思科技 Fusion Compiler™ RTL 到GDSII 设计产品以及新思科技 Design Space Optimization (DSO.ai™)芯片设计人工智能应用，可加速 实现基于RISC-V 的 SoC 设计的开发 。 新思科技 正与SiFive合作，为 SiFive 的 Intelligence™ X280、Performance™ P550 以及未来的处理器内核提供 Fusion QuickStart 开发套件 
• RISC-VPPA 使用新思科技 进行测量 RTL Architect：RTL Architect是一款多维实现预测引擎，可帮助 RTL 设计人员预测其 RTL 更改对PPA 和拥塞的影响。 
• 新思科技 Interface IP：数千家客户信赖 新思科技 IP，将其集成到其SoC中，从而最大限度地降低风险并加快产品上市速度。 新思科技 提供业内最全面的完整经硅验证的IP 解决方案组合，涵盖领先的 、PPA 和安全 ，适用于最广泛使用的接口，例如 PCI Express®、 CXL、 USB、 以太网、 DDR 、 HBM 、 Die-to-Die, CCIX, MIPI以及 HDMI。