「電圧降下 」とは何ですか？

電圧降下 のその他の発生源としては、交流（AC）回路における誘導リアクタンスや容量性リアクタンスのほか、ダイオードやトランジスタのオン・オフ切替に必要な電気エネルギーに起因する半導体のスイッチング損失などが挙げられる。

エンジニアたちは、電圧降下（電圧降下 ）が回路の効率を低下させるため、電力網からマイクロチップに至るまで、あらゆる分野において電圧降下の低減について研究し、その軽減に努めています。さらに、過度の電圧降下（電圧降下 ）は、部品や回路そのものの誤動作を引き起こす可能性があります。これは、デジタルおよびアナログの集積回路（IC）において特に重要であり、電圧降下（電圧降下 ）によって次のような問題が生じる可能性があるためです：

• 電圧レベルが低いために、2進数の「1」が「0」として認識されるという機能上のエラー
• 過度な発熱により、冷却のための追加の電力コスト、運用コスト、および設備投資コストが発生する
• 過熱により部品が停止し、最終的には機械的故障に至る
• 演算や信号処理ではなく、発熱という形で消費される電気エネルギー

電子が物質中を移動する際、原子や他の電子、不純物、結晶欠陥などと絶えず衝突します。この際、電子はわずかなエネルギーを熱として失います。この電気エネルギーの損失により、回路の電位が低下します。ほとんどの物質では、温度が上昇するにつれて抵抗が増加し、これが電圧降下 に加わります。

本記事では、プリント基板（PCB）、チップパッケージ、およびICの電子回路における電圧降下 に焦点を当てていますが、これは建物や機械の電力システムにおいても問題となります。電気技師は、「全米電気規定（National Electrical Code）」やその他の業界標準のガイドラインに従い、潜在的な危険を特定・排除し、火災につながる可能性のある過熱を防止しています。彼らは、抵抗やインダクタンスを適切に管理するために、電線の断面積、バスバーの形状、ケーブルの敷設長、コンデンサの配置などの要因を検討しています。

導体の材料抵抗によるこの損失は、電圧降下（IR drop）の原因の一つにすぎません。もう一つの原因は、電気系統内の部品に生じる電圧降下（電圧降下 ）です。電圧降下（電圧降下 ）を引き起こす最も明らかな部品は抵抗器です。しかし、回路内のほぼすべてのノードで、何らかの電圧降下（電圧降下 ）が生じます。

以下は、直流（DC）および交流（AC）の電気系統に見られる、電圧降下 のさまざまな種類を示した表です。

電圧降下に関する「水の流れ」の比喩

直流回路における電圧降下を例えるなら、配管、タンク、バルブ、接続部、ポンプ、タービンからなるシステムを水が流れる様子に例えることができます：

• 水圧 ≒ 電位（電圧）
• 流量（リットル／秒） ～ 電流
• 閉塞と管内摩擦 ～ 電気抵抗
• 圧力損失 ～電圧降下

銅線と同様に、配管が長くなるほど、あるいは直径が小さくなるほど、流れに対する抵抗が大きくなり、配管内を流れる際に圧力が低下します。また、バルブ、継手、タービンなどの部品は、電気部品と同様に、流れからエネルギーを奪うため、圧力を低下させます。電気回路や部品を設計するエンジニアは、流体工学のエンジニアと同じ課題、すなわち、設計のコストやサイズと性能要件とのバランスを取ることに直面しています。

エンジニアは、電圧降下 の計算において、その発生源に応じてさまざまな手法を用います。複雑な電子システムでは、エンジニアは回路シミュレータや電力モデリングツールを使用して、すべての導体や部品における損失を把握します。

単純な直流回路において、オームの法則は電圧降下 を次のように定義する：

ここで、

Vd=電圧降下 （単位：ボルト）

I= 電流（アンペア）

Z= インピーダンス（オーム）

インピーダンスは次のように定義される：

$$Z = \sqrt{R^2 + (X_L - X_C)^2}$$

ここで、

R= 抵抗 — オーム的抵抗

XL = 誘導リアクタンス — インダクタによる抵抗

XC = 容量性リアクタンス — コンデンサによる抵抗

電圧降下 はさまざまな要因によって生じますが、パッケージやICにおけるIRドロップの管理は、現代の電気工学において最も重要な分野の一つです。周波数の向上、マルチICパッケージ、部品密度の増加といった業界の動向により、チップパッケージとICの両方で電圧降下 がさらに高まっています。

データセンターの数と密度が増加するにつれ、電気エンジニアはチップやパッケージの消費電力削減にますます注力しています。そのため、これら両方の設計フローには、電気システム設計に対して反復的なフィードバックを提供し、最適化された設計につながる「パワー・インテグリティ 」解析が組み込まれています。

半導体設計におけるIRドロップには、静的と動的の2つの形態があります。

静的IRドロップ

静的IRドロップとは、チップの電源供給ネットワーク（PDN）にかかる直流電圧降下 のことです。これはオームの法則に従い、電流の増加や回路の抵抗の増加に伴い大きくなります。静的電圧降下 の主な要因は、以下の部分の抵抗です：

• チップ内の銅メタル層、または配線
• 金属層を垂直に接続する銅ビア
• ボール・グリッド・アレイ（BGA）接続部のパッケージリードとはんだ
• パッケージPCB上の機械式コネクタの接続が緩んでいる
• パッケージのPCB上の痕跡

エンジニアは、静的IRドロップを最小限に抑えようとします。なぜなら、チップの特定の領域に供給される電圧が電源電圧に比べて低くなりすぎると、その領域のトランジスタのスイッチング速度が想定された周波数よりも遅くなってしまうからです。これにより、チップの実効クロック速度が低下したり、論理的な誤動作を引き起こしたりする可能性があります。

動的IRドロップ

チップ上の多数のトランジスタが同時にオンまたはオフになると、その局所的な電流が急激に増加することがあります。また、電圧降下（IR drop）は電流と抵抗の積であるため、電圧降下 が急上昇します。電流の増加に加え、電流の変化によって磁場が発生し、それが回路内にインダクタンスを生じさせるため、電圧降下 の急上昇がさらに大きくなります。

動的なIRドロップの場合、以下の式によって電圧降下 が定義されます：

$$V_{drop} = (I \times R) + \left(L \times \frac{dI}{dt}\right)$$

ここで、

Vdrop = 電圧降下

I = 電流

R = 抵抗

L = インダクタンス

$$\frac{dI}{dt} \text{ = 時間の経過に伴う電流の変化} $$

この種の電圧降下 は、以下のようなさまざまな情報源から生成されています。

• パッケージのボンディングワイヤ、はんだバンプ 、およびPCBの配線におけるインダクタンス
• 相互接続インダクタンス
• 電源プレーンとグランドプレーン間のインダクタンス

電流とインダクタンスの変化は、電源に接続されたPDNの一部、すなわち電源レール、およびグランドに接続された部分、すなわちグランドレールに影響を及ぼします。 電流の過渡的なスパイクにより、電源レールでは電圧が低下（電圧ドロップ）し、一方、グランドレールでは一時的に電圧が上昇（グランドバウンス）します。これにより、トランジスタは電源側で予想よりも低い電圧を、グランド側でより高い電圧を検知することになり、電源とグランド間の電圧差が縮小し、結果としてスイッチング速度が低下します。

エンジニアは、PCB、マルチチップパッケージ、ICなどの電子回路における電圧降下 を最小限に抑えるため、さまざまな手法を採用しています。その多くは、抵抗の低減、インダクタンスの最小化、あるいは動的IRドロップにおける電流スパイクの回避に重点を置いています。最も一般的な解決策には、次のようなものがあります：

• プリント基板（PCB）の場合：
  • 電源トレースを電源プレーンに置き換えるか、未使用領域を銅で埋めて電源を伝送する
  • トレースを広げる、または太くする
  • 消費電力の大きい部品は、可能な限り電源の近くに配置し、電流経路を短くするようにしてください
  • 層間のビアの数を増やす
  • 動的なIRドロップを低減するために、電源ピンの近くにデカップリングコンデンサを追加する
  • 熱管理を実施し、温度を許容範囲内に維持する
  • 低インピーダンスのリターンパスを設け、グラウンドバウンスを低減する
  • インダクタンスを最小限に抑えるために、トレース、配線、電源プレーン、およびグランドプレーンの配置を決定する
• マルチチップパッケージの場合：
  • チップ間および配線間のインダクタンスを管理する
  • シリコン貫通ビア（TSV）を採用し、パッケージ底面から上面のチップへ電力を供給すると同時に、インダクタンスも制御する
  • インターポーザーを使用して、チップ間で電力を供給する
  • チップとインターポーザーを接続するマイクロバンプの数を増やす
  • 必要な箇所にデカップリングコンデンサを設置する
  • 誘導を最小限に抑えるために、導通経路、グランド経路、および電源経路を適切に配置する
• IC用
  • より広範囲な電力網と、より厚い電力層を使用する
  • パワーリングを使用して、機能ブロックに電力を供給する
  • ダイ のデカップリングコンデンサを含める
  • パワーゲーティングを行い、チップ内のアイドル状態のブロックへの電源供給を完全に遮断する
  • クロックゲーティングを活用して、アイドル状態のデータパスを経由してフリップフロップ信号が送信されるのを回避する
  • 設計ルールを適用して誘導を最小限に抑える

今日、エンジニアは、電圧降下 の問題を特定し、解決策を講じるのに役立つ、さまざまな高性能なシミュレーションツールを活用しています。ソリューションを選択する際、エンジニアは、回路レイアウトの利用に必要な労力を最小限に抑えるため、使用している電力シミュレーションソフトウェアがEDAツールと連携することを確認する必要があります。

ほとんどのデジタルIC設計において、エンジニアは、性能・消費電力・面積（PPA）の最適化段階において、レジスタ転送レベル（RTL）設計プロセスを用いて回路の動作を最初にレイアウトする際から、電圧降下 の管理を開始します。エンジニアは、提案された回路を用いて シノプシス PrimePower RTLレベルでの解析、プロファイリング、および消費電力の低減を行うことができます。

シリコンチップのプロトタイピング、実装、および最適化の過程において、次のようなEDAツールを使用します。 Fusion Compiler および 3DIC Compiler （マルチダイ 設計用）といったEDAツールを、マルチフィジックス の設計内融合機能と併用することで、設計者は設計が確定する前に、潜在的な電圧降下 の問題を予測、発見、修正することが可能になります。

PCBにおける電圧降下 を理解するには、Ansys のSIwavePCBおよびパッケージ電磁界シミュレーションソフトウェアのようなパワー・インテグリティ ツールから始めるのが良いでしょう。このツールには、静的および動的なIRドロップの計算だけでなく、熱管理シミュレーションのための発熱量の計算に加え、シグナル・インテグリティ やEMIの解析も可能なという利点があります。

ICやマルチチップパッケージの場合、エンジニアは、PCB、パッケージパワー・インテグリティ 、チップ、および のPDNのシミュレーションを統合するために、次のようなデジタル サインオフシミュレーションパッケージを使用します。 シノプシス RedHawk-SC ソフトウェアのようなデジタルサブスレート サインオフシミュレーションパッケージを使用して、PCB、パッケージ 、チップ、およびチップレット のPDNのシミュレーションを統合します。同様に、エンジニアはアナログまたはミックスドシグナルIC向けの シノプシス Totemパワー・インテグリティ アナログまたはミックスドシグナルIC向けのサインオフプラットフォームのようなツールを活用しています。

ICのパワー・インテグリティ シミュレーションにおける大きな課題は、考えられる信号の組み合わせの数が膨大であり、明示的に解析するにはあまりにも多すぎるという点です。このため、エンジニアはICの回路を検証し、電圧降下 を算出するために、以下の3つのアプローチのいずれかを使用します：

• ベクトルに基づく解析

設計者は、ゲートレベルまたはRTLシミュレーションから得られたスイッチング動作を用いて、設計内のすべての電気的接続（ノード）の論理状態（0または1）を指定するベクトルセットを生成します。このアプローチの利点は、チップの実際の動作状態をテストできることです。一方、欠点としては、最悪ケースの電圧降下 状態を見逃してしまう可能性があることが挙げられます。

• ベクトルを用いない解析

設計プロセスの初期段階において、エンジニアは電力レベルの統計的推定値を用いて、最悪ケースの電流プロファイルを構築します。この方法の利点は、処理が迅速であり、ベクトルベースの解析のように複数の状態を実行する必要がないことです。一方、欠点としては、電圧降下 を過大評価してしまう可能性があることです。

• 動的解析

エンジニアがIC内の電圧降下 についてより正確な把握を必要とする場合、SigmaDVDなどのソフトウェアを用いたPDNのフルタイムドメイン過渡シミュレーションを行います。 シノプシス RedHawk-SC 。この手法では、ベクトルベースの解析と同じデータを使用しますが、各タイムステップごとに回路PDNの抵抗、インダクタンス、静電容量（RLC）の値を算出します。これは、動的なIRドロップやグラウンドバウンスを特定するための最良のアプローチです。また、パワーゲーティングなどの電圧降下 制御ソリューションや、IC内で発生するその他の急激な過渡現象のモデリングも可能にします。欠点としては、計算に時間がかかる場合があることです。