什么是功耗优化 ？

低功耗设计并非一蹴而就。它涉及一系列旨在降低整体动态和静态功耗的技术与方法。优化功耗的设计贯穿整个芯片设计过程，通常采用的设计与验证方法包含五个主要阶段：

1. 静态功验证与探索
   
2. 动态功耗验证与分析
3. 基于软件的功耗分析
4. 电源实现
5. 签核

• Platform Architect™ 用于利用预RTL架构模型和软件工作负载进行架构探索以及早期性能与功耗权衡分析。
• ZeBu® 借助 硬件加速 ，通过其强大的处理能力和卓越性能，对软件工作负载进行性能分析，从而识别出关键时间窗口，以便进行进一步分析和探索。
• SpyGlass® 在RTL初始阶段，为RTL功耗分析 提供支持，并确保快速周转时间开发 。
• PrimePower RTL搭配 RTLArchitect，可在 RTL 设计日趋成熟时进行高精度的 RTL 功耗探索。
• Fusion Compiler™专用于 RTL 到GDSII 的实现，可提供最佳的PPA （功耗-性能-面积）结果。Fusion of PrimePower 用于签核功耗， RedHawk Analysis Fusion 用于功耗完整性 的Fusion of PrimePower，可确保快速收敛。ICCompiler II™为物理实现提供了产品验证 布局布线解决方案。
• 新思科技 TestMAX™，用于功耗优化的自动测试模式生成（ATPG ）。
• PrimePower，用于黄金电源签核。
• VerdiUPF 用于自动生成和优化UPF 的架构。
• Verdi功耗感知调试 提供对设计及其功耗意图的统一视图，并帮助理解和认识功耗意图对设计的影响，从而在设计流程的早期阶段识别出可能导致设计失败的潜在缺陷。
• 利用RTL仿真数据进行早期功耗分析的VC回放。
• 新思科技该“先进低功耗解决方案”由VCS Native Low Power（NLP ）和VC LP 组成，其中VC LP 是一款先进的低功耗静态规则检查器，可对所有高级功耗管理功能提供全面的覆盖。

新思科技这些解决方案使SoC设计人员能够在满足PPA 目标的同时，通过在设计流程的每个阶段最大限度地利用降功耗机会，从而实现最佳的能效比 。