EDA工具
System
IP
SolvNetPlus
培训中心
定义
单元库表征是指利用静态和动态方法对电路进行分析，以生成适用于芯片实现流程的模型。
仅了解单个电极的逻辑功能还不足以构建功能性的电子电路。还需要考虑更多方面；例如，单个电极的速度会影响整个电路的速度，正如单个电极的功耗会影响总功耗一样。此外，速度和功耗都可能受到输出负载的影响。标准 ——电极表征旨在收集此类信息。
库特性分析是指利用模拟仿真器对标准 单元进行仿真，以提取输入负载、速度和功耗数据，使其能够被下游工具处理。这可以通过特定的模拟仿真器来实现——其输出用于生成特性分析数据；或者使用库特性分析工具来实现。
库特征化是如何实现的？
对于数字库的表征，某些视图通常由设计直接提供，而其他视图则必须通过推导获得。例如，一个NAND门的逻辑函数可以定义为“!(A & B)”。原则上，根据具体工艺和设计目标，通过一些额外的假设和约束，可以从该方程推导出所有其他视图。 组合逻辑单元（网表 ）的拓扑结构可通过算法生成。以组合逻辑单元图（网表 ）为起点，将绘制出布局图，该布局图可用于提取单元内部的电容和电阻（寄生参数 ）。由此得到的由晶体管和寄生元件组成的拓扑结构（网表 ）可进一步用于获取该单元在时序、功耗及误报 行为方面的描述（摘要 ）。
推导时序和功耗参数的一种方法是通过对晶体管进行仿真网表 。然而，仅进行一次仿真是不够的，因为单元的行为在很大程度上取决于其他因素，例如工艺、电压和温度（PVT）、输入波形以及输出负载。一种常见的方法是考察最佳和最差的PVT条件。 实际上，这使您能够预测单元行为的下限和上限，这对确保设计的整体功能至关重要。 此外，必须在相当宽的输入沿速率和输出负载范围内对单元进行特性分析。例如，可以在输入沿速率和输出负载可变的二维网格上对单元进行特性分析（非线性延迟模型）。如果网格点选择得当，则可以通过线性插值近似得到网格点之间的行为。
单元库的特性分析通常需要将单元设计导出为SPICE 电路模型和SPICE 工艺模型。特性分析工具会分析这些信息，以：
- 获取单元格的功能
- 生成提示词以生成特征描述卡组
- 使用电路仿真器对电路板进行仿真
- 收集仿真输出结果
- 将这些数据写入标准 模型，例如Liberty™ 、Verilog 或IBIS
为什么细胞库的表征很重要？
如果没有单元库模型，就无法进行数字芯片设计。这些模型是通过单元库特性分析生成的。每个数字芯片实现的RTL到GDSII 流程都需要单元库模型，用于分析（逻辑仿真、验证、时序、功耗、误报 等）、实现（综合、测试代码插入、布局 、时钟树 综合、布线 ）以及修复（工程变更令、规则修复等）。
标准 必须对单元进行特征描述，以便其在CAD流程中的各种工具中进行处理。例如，综合工具需要了解单元的逻辑功能、单元输入对连接信号所施加的负载、单元在不同输入斜率和输出负载条件下的速度、单元将消耗的功耗以及单元的面积，才能将一组标准 单元的行为描述有效综合出来。
库表征的优势
在缩短设计时间的同时实现更高的功耗、性能和面积（PPA ）指标方面，库特性分析发挥着关键作用。 芯片面积的很大一部分由数字逻辑、存储器、I/O 以及定制 IP 组成，这些模块均由基于静态时序分析的数字设计方法设计和实现，而该方法使用的 Liberty 模型正是源自库特性分析。因此，能够针对所有预期的 PVT 条件高效、准确地对库进行特性分析，是全芯片 或模块级设计流程的关键要求。单元库特性分析可产生以下输出：
Verilog
Verilog 这些模型最常用于寄存器传输级抽象层面的数字电路设计和验证。这些Verilog 模型随后会被进一步合成到门级网表 。
IBIS
IBIS（标准 ）是一种用于描述数字集成电路引脚缓冲器（输入、输出和I/O缓冲器）的模拟行为的规范，其采用标准ASCII 格式文本（行为模型）进行描述，且不透露底层电路的结构或工艺信息。IBIS的优势包括：
- 与SPICE 相比，SI仿真（反射、抖动、眼图分析）速度更快（约快10倍）
- 支持使用 IBIS 5.0 进行 PI 仿真（同时开关输出 [SSO]误报 仿真）
- 保护知识产权（IP），无法从IBIS模型对电路进行“逆向工程”
- 可移植数据模型，一种用于便捷描述的标准 接口和语法
库
Liberty 格式是一种ASCII 文件，它以标准 的方式描述了单元格的特性数据。该文件既被综合工具使用，也被布局布线工具使用。它仅描述了文件的整体结构。Liberty 文件格式非常复杂，包含大量特殊语句，这些语句可以描述与各种参数相关的信息，而这些参数对于使用该格式从库中获取标准 单元格信息的不同CAD工具而言至关重要。
Liberty 模型包括延迟、转换时间、三态、输入电容 、隐式功耗、动态功耗、漏电 功耗、建立时间、保持时间、恢复时间、移除、最小脉冲宽度、输出电流波形、输入接收器电容 、电源波形、地波形、漏电 电流、栅极漏电 电流、CCB 输出电压波形、CCB 输入米勒效应电容 、CCB误报 传播模型、统计模型以及矩模型。
库特征分析与 新思科技
新思科技 提供 PrimeLib 和NanoTime 作为图书馆特征分析的解决方案。
PrimeLib 解决方案包含一套全面的库特性分析与质量保证（质量保证 , QA）功能，这些功能经过优化，可在现有计算资源上以最高吞吐量 生成符合PrimeTime® 签核标准的库。PrimeLib 所采用的创新的 技术利用嵌入式黄金参考SPICE 引擎，可显著加快 PrimeTime静态时序分析（STA）所使用的先进 Liberty 模型的特性分析速度，从而准确考虑影响时序的超低电压 FinFET 工艺中影响时序的效应。这包括PrimeTime参数化片上变异性 （POCV ）、高级波形传播（AWP）以及电迁移 （EM）分析。PrimeLib已具备云端部署能力，凭借其优化的可扩展性技术，可在云端或本地集群上加速吞吐量 的运行。
NanoTime, 这款关键的代工厂 认证、金牌Signoff解决方案 工具，专为晶体管级 设计而开发，可针对复杂定制设计（如CPU 数据路径、寄存器文件、嵌入式存储器和模拟混合信号 IP 模块）执行晶体管级 静态时序分析、信号完整性 以及工艺变异性 分析。 对于采用FinFET等先进工艺的节点 设计，硅片成本故障 非常高昂，因此签核分析对于确保设计不存在致命的时序和误报 问题至关重要。作为动态仿真的补充，NanoTime 可全面检查所有内部时序和误报 交互。它生成的模块级时序模型可与PrimeTime配合使用，以进行全芯片 签核。NanoTime 可与 新思科技 Custom Compiler® 定制设计环境以及StarRC™ Custom Ultra+无缝集成，以读取布局寄生参数。它还可以利用 新思科技 HSPICE和FineSim仿真器，以实现最高精度。
继续阅读
