EDA工具
System
IP
SolvNetPlus
培训中心
定义
鳍式场效应晶体管（FinFET ）是一种场效应晶体管（场效应晶体管 ），其结构并非完全平面，而是具有一个薄的垂直鳍片。 栅极完全“包裹”了源极与漏极之间形成的沟道的三面。栅极与沟道之间形成的更大表面积，使得对电学状态的控制更加精准，并能降低漏电 ，相比平面场效应晶体管（FET）具有显著优势。采用FinFET技术，可实现对沟道的静电控制大幅提升，从而获得比平面场效应晶体管更优异的电学特性。
FinFET是现代纳米电子半导体器件制造的基础。采用FinFET技术的微芯片于2010年代前半期实现商业化，并成为14纳米、10纳米和7纳米工艺节点的主流栅极设计。通常，单个FinFET 晶体管包含多个鳍片，这些鳍片并排排列且均由同一栅极覆盖，在电路中作为整体工作，从而提高驱动强度和性能。
图1：平面图场效应晶体管
图2： FinFET
FinFET 面临哪些设计挑战？
诸如FinFET 等高级几何节点带来了重大的设计和制造挑战，这些挑战影响着某些实现工具。特别是，复杂的光刻 多图案化要求涉及：
- 支持规则的布局 和布线 ，以确保能够正确、高效地为蒙版上色
- 在整个设计流程中采用“设计中物理验证 ”方法，以减少耗时且结果不确定的迭代
- 精确的更高级别的提取和时序分析，以允许制造中的变异
先进的几何节点将使设计能够在多吉赫兹级以上的运行频率下工作。为了实现这一目标，在整个设计流程中，应借助具有高度可预测性的工具来处理改进的建模、指导和分析工作。下一代设计在规模和性能方面的要求，需要更高的处理能力、增强的多核处理以加快运行速度，以及一个集成的设计环境，以最大限度地提高设计生产力 。 新思科技’ 这款经过代工厂 认证的综合性先进几何解决方案具备以下功能，有助于设计更快推向市场：
- 早期RTL设计探索与模块可行性分析
- 从综合到布局布线的物理指导
- 满足先进混合信号需求的数字与定制协同设计
- In-Design物理验证 ，具备自动检测和修复复杂设计规则的功能
- 与实现工具紧密集成的参数提取 和签核功能
- 出自签核分析的物理 ECO 指导和漏电收复功能
SoC 设计的新思科技在 FinFET 系统级芯片（SoC）设计中的优势
要充分发挥FinFET的电学特性，就必须应对复杂的多重光刻工艺带来的挑战光刻 。为此， 新思科技 提供业界范围最广、经硅验证且支持FinFET的EDA解决方案，涵盖工艺开发 、SPICE 设计实现以及IP模块。采用该方案的其他优势 新思科技 进行FinFET 设计的其他优势包括：
- 我们早先与代工厂和学术界合作，针对最新型号的开发 、工艺开发 以及认证工作
- 针对20纳米平面工艺以及16/14纳米及以下FinFET 制造规则所带来的新挑战（如双重图案化及3D晶体管）而推出的综合解决方案，该规则涉及3DIC集成
- 对现有方法的影响极小，采用过程透明，有助于顺利过渡到先进的工艺技术
- 用于集成电路设计、实现和签核的完整代工厂 认证解决方案，助力首次流片即成功
如何实现FinFET 设计的批量生产
新思科技 在提供针对最先进工艺节点的领先的 解决方案方面拥有久经考验的业绩。通过与IDM厂商、代工厂及学术界合作， 新思科技 提供业内最全面、最有效的FinFET 解决方案。全球大部分FinFET 器件均采用新思科技的TCAD 工具进行设计； 新思科技 拥有最广泛的 经硅验证的IP FinFET ；且超过90%的领先的 量产SoC均采用新思科技 设计系列进行设计。
新思科技“ Compiler ”可视化辅助定制布局解决方案专为快速实施而优化，可将完成FinFET 定制设计任务所需的时间从数天缩短至数小时。
继续阅读
