什么是电迁移？

在设计中，净布线 始终需要满足各种约束条件，例如电磁（EM）和电阻约束。为了提升设计人员的效率生产力 ，需要一种自动检查电磁和电阻约束的方法。借助这一功能，用户便可以在布线 流程的任何阶段检查其布线 结果，并据此进行调整，以满足电磁和电阻约束符合性 。

EM约束 说明了一个连接对象能够持续承受多大电流，以达到预定义的平均无故障时间（MTTF，故障 ）。针对以下四种等效电流，共有四种 EM 约束条件：

1. 绝对电流
2. 平均电流
3. 峰值电流
4. 均方根（RMS）电流 

要对网络进行 EM约束 检查，设计人员需为每个模拟或数字单元引脚定义该类型的等效电流；据此，EM/R 检查引擎会计算该网络中每个连接对象的该类型等效电流，然后执行以下检查： 

• 使用用户提供的、与相应EM类型对应的电流密度表，确定网络中每个连接对象的适当宽度范围，以满足电流传输需求。如果实际宽度不在任何符合EM标准的宽度范围内，则向用户发送一个提示，或者应自动调整布线 的结果。 
• 根据用户提供的相应EM类型的过孔电流容限约束，确定网络中每个过孔为导通电流所需的最小切割数量。如果实际值小于EM标准规定的最小切割数量，则向用户发送提示，或者布线 的计算结果应自动进行调整。

有几个关键因素会影响金属互连中电迁移 的速率和可靠性，包括：

• 导线材料：众所周知，用于铜金属化的纯铜比铝更电迁移-坚固。在可靠性要求相近的情况下，铜线的耐受电流密度约为铝线的五倍。

• 导线温度：在布莱克方程中（该方程用于计算金属线路的平均无故障时间故障 ），导体的温度出现在指数中，也就是说，它对互连结构的平均无故障时间（MTTF）有着显著影响。互连结构的温度主要取决于芯片环境温度、电流流动产生的自发热效应、邻近互连结构或晶体管散发的热量，以及周围材料的热导率。

布莱克方程：MTTF= ^CJ-ne(Ea/kT)，其中

• C= 基于金属谱线特性的常数；

• J = 电流密度；

• n = 1 到 2 之间的整数常量

• T = 温度（单位：开尔文）；

• k = 玻尔兹曼常数；以及

• Ea = 活化能 

• 导线尺寸：正如布莱克方程所示，除了温度之外，电流密度是影响导线平均无故障时间（MTTF）的主要参数。 由于电流密度是电流I 与横截面积 A的比值，且大多数工艺技术都假设印刷互连线的厚度恒定，因此线宽对电流密度具有直接影响：线宽越大，电流密度越小，对电迁移 的电阻越大。

如果频率低于临界值_f0= ½(_MTFdc)，互连将呈现直流电迁移 行为。即使在反向电流出现之前，系统也会发生故障。当频率升高至_f0 以上时，MTF 会逐渐改善。这是由于反向周期内损伤自愈的效率提高所致。

在正脉冲和负脉冲开始时，原子和空位开始沿晶界和界面迁移。这种迁移可在相反应力的作用下恢复。应力作用时间越短，原子和空位的位移就越小，因此越容易恢复。

在极高的频率范围内，损伤自愈过程能够修复上一半周期内产生的所有缺陷。然而，互连结构绝非永恒不变。仅温度梯度就可能导致其失效。在这种情况下，焦耳热会根据均方根电流密度决定其使用寿命。应力波形也会影响故障 速率。例如，即使均方根电流密度并不很高，但当峰值电流密度非常大时，仍会发生局部熔化并导致失效。

为了避免电子组件中金属迁移所带来的失败和危险，芯片设计人员可以采用以下几种方法：

1. 增加互连宽度，以降低电流密度。
2. 使用具有高电迁移耐力的材料，如金和铜。
3. 使用冗余通孔来分流电流强度。
4. 减少互连器件之间的间距。
5. 设计低电压水平的电路。

当然，在芯片设计中解决电迁移 问题可能需要综合运用多种技术。在为超大规模集成电路（VLSI）设计互连结构时，仿真软件可帮助您根据具体的电流要求确定最佳方案。芯片设计人员必须分析流经互连结构的电流密度以及导致电阻增大的各种原因，从而预测芯片中的电迁移 。

面对互连长度的增加以及宽度的减小、高电流密度和较差的散热能力，需要考虑非常复杂的电磁规则，以应对先进技术节点中的这些挑战。

新思科技 为数字设计和定制设计环境均提供电迁移 分析解决方案：

• IC Compiler™ II是业界领先的领先的 布局布线解决方案，可为所有垂直市场和工艺技术的下一代设计提供业界顶尖的成果质量（QoR ），同时实现前所未有的生产力 。ICCompiler II 包含多项创新功能，涵盖平面与分层设计规划、早期设计探索、考虑拥塞因素的布局 与优化、时钟树 综合、先进的节点 布线 收敛、动态设计、功耗优化、信号电迁移 、制造符合性 以及签核收敛。 
  
• Fusion Compiler™是一款新一代 RTL 到GDSII 实现系统，其架构旨在应对先进工艺节点 设计的复杂性，在将结果质量 (QoR) 提升高达 20% 的同时，将结果生成时间 (TTR) 缩短 2 倍。 FusionCompiler的集成控制台为设计提供了全面的平台，涵盖 RTL 物理综合、设计规划、布局 、时钟树 综合（CTS）、高级布线 、信号电迁移 、基于物理综合的优化、芯片收尾、签核质量分析以及 ECO 优化。
• IC Compiler™ II / FusionCompiler 与 RedHawk™ Analysis Fusion的集成，在设计流程中引入了设计阶段的功耗完整性 分析（包括电源轨电迁移 ）和修复功能，可在物理设计阶段提供符合签核标准的精确分析结果。 
• PrimeSim XA 用于晶体管级电迁移 和功率级完整性 分析。PrimeSim EMIR为器件级和互连可靠性分析提供了一套完整的分析工具，包括红外辐射（infrared radiation) 压降、电流密度和电迁移 ，以及器件老化 。