EDA工具
System
IP
SolvNetPlus
培训中心
定义
电迁移（EM）是指由于电流流过材料而引起的原子移动。如果电流密度足够大，材料内部耗散的热量会不断使原子脱离结构并发生位移，从而产生“空位”和“堆积”。空位不断扩大最终会断开电路连接导致开路，而堆积不断增长最终会闭合电路连接导致短路。
电迁移的原理是什么？
如果金属互连线中的电迁移能够保持均匀分布，那么它本身并不会造成损害。在稳态条件下，除了金属线的起始端和终止端之外，不应观察到任何损伤。这是因为，在金属线内部的任意局部区域中，流入该区域的原子数量与流出该区域的原子数量相等。
金属化连线的损伤是由原子通量的散度（divergences）引起的。当进入和离开给定体积的物质量不均衡时，由此导致的物质积累或损失会造成损伤。这会导致两种类型的不均衡：
- 原子耗损（空洞）：互连导通性缓慢降低；互连失效
- 原子沉积（晶丘/凸起）：导致短路
目前避免电迁移现象的解决方案是，确保可能具有较大电流密度的导线具有适当的宽度以承受该电流。由于化学机械抛光（CMP）会减薄导线厚度，因此较细的导线可能比较粗的导线能承受更大的电流密度。因此，对于电流密度较大的导线，可能存在多个符合EM要求的宽度范围。通常使用电流密度表来计算符合EM要求的宽度。
电迁移约束条件
在设计中，网络布线始终需要满足各种约束条件，例如电迁移 (EM) 和电阻约束。我们需要一种自动检查 EM 和电阻约束的方法，以提高设计人员的工作效率。借助此功能，用户可以在布线流程的任何阶段检查布线结果并进行相应调整，从而确保满足 EM 和电阻约束。
电磁（EM）约束规定了连接对象为了达到预定义的平均失效时间（MTTF）而可以持续承载的电流大小。针对以下 四种等效电流，存在四种类型的 EM 约束：
- 绝对电流
- 平均电流
- 峰值电流
- 均方根（RMS）电流
若要对网络执行电迁移 (EM) 约束检查，设计人员需为每个模拟或数字单元引脚定义此类型的等效电流；EM/R 检查引擎据此计算网络中每个连接对象的此类型等效电流，然后执行以下检查：
- 使用用户提供的、与相应EM类型对应的电流密度表，确定网络中每个连接对象的适当宽度范围，以满足电流传输需求。如果实际宽度不在任何符合EM标准的宽度范围内，则向用户发送一个提示，或者应自动调整布线 的结果。
- 根据用户提供的相应EM类型的过孔电流容限约束，确定网络中每个过孔为导通电流所需的最小切割数量。如果实际值小于符合 EM 规范的最小切口数，则会向用户发送标记，或者自动调整布线结果。
影响电迁移的因素
有几个关键因素会影响金属互连中电迁移的速率和可靠性，包括：
- 导线/互连材料： 众所周知，用于铜金属化工艺的纯铜比铝更具抗电迁移能力。在满足相似可靠性要求的前提下，铜线可承受的电流密度约为铝线的五倍。
- 导线温度：在用于计算金属线平均失效时间的布莱克方程（Black's equation）中，导体的温度出现在指数中，也就是说，它对互连结构的平均无故障时间（MTTF）有着显著影响。互连结构的温度主要取决于芯片环境温度、电流流动产生的自发热效应、邻近互连结构或晶体管散发的热量，以及周围材料的热导率。
布莱克方程：MTTF= CJ-ne(Ea/kT)，其中
• C= 基于金属谱线特性的常数；
• J = 电流密度；
• n = 1 到 2 之间的整数常量
• T = 温度（单位：开尔文）；
• k = 玻尔兹曼常数；以及
• Ea = 活化能
- 线宽： 正如布莱克方程（Black’s equation）所示，除温度外，电流密度是影响金属线 MTTF（平均失效时间）的主要参数。由于电流密度是电流 I 与截面积 A 的比值，且大多数工艺技术都采用恒定的印刷互连线厚度，因此线宽对电流密度有着直接影响：导线越宽，电流密度越小，抗电迁移能力就越强。与截面积 A 的比值，且大多数工艺技术都采用恒定的印刷互连线厚度，因此线宽对电流密度有着直接影响：导线越宽，电流密度越小，抗电迁移能力就越强。
如果频率低于临界值f0= ½(MTFdc)，互连将呈现直流电迁移 行为。即使在反向电流出现之前，系统也会发生故障。当频率升高至f0 以上时，MTF 会逐渐改善。这是由于反向周期内损伤自愈的效率提高所致。
在正向和负向脉冲的初期，原子和空位开始沿晶界和界面发生迁移。这种迁移可以通过相反方向的应力得到恢复。较短的应力周期意味着原子和空位的相对位移较小，更容易得到修复。
在极高频范围内，损伤修复过程可以克服在另一个半周期中带来的所有缺陷。然而，互连并非不会损坏。它仅因温度梯度而失效。在这种情况下，焦耳热根据均方根 (RMS) 电流密度决定使用寿命。应力的波形也会对失效率产生影响。例如，即使均方根电流密度不是很高，极大的峰值电流密度也会导致局部熔化并引发故障。
如何减轻芯片设计中的电迁移影响
为了避免电子组件中金属迁移所带来的失败和危险，芯片设计人员可以采用以下几种方法：
- 增加互连宽度，以降低电流密度。
- 使用具有高电迁移耐力的材料，如金和铜。
- 使用冗余过孔来分流电流强度。
- 减少互连器件之间的间距。
- 设计低电压水平的电路。
当然，在芯片设计中解决电迁移 问题可能需要综合运用多种技术。在为超大规模集成电路（VLSI）设计互连结构时，仿真软件可帮助您根据具体的电流要求确定最佳方案。芯片设计人员必须分析流经互连结构的电流密度以及导致电阻增大的各种原因，从而预测芯片中的电迁移 。
面对互连长度的增加以及宽度的减小、高电流密度和较差的散热能力，需要考虑非常复杂的电磁规则，以应对先进技术节点中的这些挑战。
电迁移与新思科技
新思科技为数字设计和定制设计环境均提供电迁移分析解决方案：
- IC Compiler™ II是业界领先的布局布线解决方案，可为所有垂直市场和工艺技术的下一代设计提供卓越的成果质量（QoR ），同时实现比以往更高的生产力 。IC Compiler II 包含多项创新功能，扁平化与层次化设计规划、早期设计探索、拥塞感知布局与优化、时钟树综合、先进工艺节点布线收敛、动态功耗优化、信号电迁移分析、制造合规性检查以及签核收敛等创新技术。
- Fusion Compiler™是一款下一代 RTL 到GDSII 实现系统，其架构旨在应对先进工艺节点 设计的复杂性，在将结果质量 (QoR) 提升最高达 20% 的同时，将结果生成时间 (TTR) 缩短 2 倍。 Fusion Compiler的集成控制台为设计提供了全面的平台，涵盖 RTL 物理综合、设计规划、布局 、时钟树综合（CTS）、高级布线 、信号电迁移 、基于物理综合的优化、芯片收尾、签核质量分析以及 ECO 优化。
- IC Compiler™ II / FusionCompiler 与 RedHawk™ Analysis Fusion的集成，在设计流程中引入了设计阶段的功耗完整性 分析（包括电源轨电迁移 ）和修复功能，可在物理设计阶段提供符合签核标准的精确分析结果。
- PrimeSim XA 用于晶体管级电迁移和功率级完整性分析。PrimeSim EMIR为器件级和互连可靠性分析提供了一套完整的分析工具，包括 IR 压降、电流密度和电迁移，以及器件老化 。
继续阅读
