What is a Custom IC?

当特定电路的性能、精度、功耗或尺寸至关重要时，定制集成电路（IC）设计是唯一能够满足所需性能的方法。 模拟或电源集成电路中存在许多此类严苛的要求。例如，由于对信号完整性 和精度的具体要求，5G手机基站的高频接收器就需要采用定制设计。而那些需要切换大功率的集成电路（如智能电表中所用的），也需要采取特殊的设计措施，以适应这些应用中极端的高温和强电场环境。

定制集成电路设计在半定制（或称ASIC ）设计中使用的构建模块开发 方面也得到了广泛应用。该方法中使用的标准 单元通常采用全定制技术进行设计，以确保最高的集成密度和性能。由于这些单元会被多次重复使用，因此为构建最优设计所付出的额外工作是值得的。用于构建存储器（即比特单元）的低级存储元件同样采用定制设计流程制造。 另一个例子是嵌入式处理器芯核 中的数据路径 。这些单元必须具备高速性能，以支持处理器芯核 的运行时钟频率。在此情况下，数据路径 的单元经过定制设计，以便通过邻接 进行布线（即所有连接均对齐在数据路径 模块的左右两侧）。该方法将布线 延迟降至最低，但需要定制设计来实现这一方案。

以下是定制集成电路设计流程中所需的步骤：

• 架构设计：在此阶段，需明确集成电路（IC）或特定模块所需的功能。该集成电路或模块必须实现哪些功能？所需的速度和功耗是多少？目标成本是多少？对这些问题的回答将指导后续关于采用何种具体技术来实现该器件的选择。在此阶段，最重要的是明确“需要什么”，而“如何”实现则尚未明确界定。
• 逻辑/电路设计：在此阶段，将宏观级构建模块相互连接，以实现集成电路（IC）或模块所需的功能。通过对这些器件的集合进行仿真，以验证设计的功能。根据所需的仿真细节程度，将使用数字逻辑仿真器或模拟电路仿真器。在此步骤中，开始定义芯片或模块的“实现方式”。
• 物理设计：在此步骤中，将创建在硅片上实现所有所需电路元件的相互连接图形的实际布局。该过程从芯片“布局规划”开始，该规划定义了芯片各主要功能的位置以及设计中主要输入和输出端口的位置。如果设计的是较小的构建模块，则可以跳过此步骤。 接下来，使用定制的布局编辑器来实现实际图形的物理布局，这些图形将在硅片上形成电路。先进的布局编辑器会向设计人员提供实时反馈，说明布局对设计功耗和性能的影响。
• 物理验证:这是设计送交制造前的最后一步。此时可以对制造工艺给设计带来的所有物理效应进行建模。布线带来的额外电阻、信号串扰以及制造工艺本身的变异性，都是此处必须考虑的众多因素中的一部分。在这些压力下，电路还能正常工作吗？ 此外，还有许多设计规则规定了电路在硅片上的物理布局方式，以确保其可制造性。这些设计规则也会在此步骤中进行验证。一旦此过程完成，设计即可进入“签核”阶段——该阶段将验证所有必要检查是否正确，随后设计将提交至制造环节，或用于后续的半定制（semi-custom）或专用集成电路（ASIC ）设计中。

新思科技 定制设计平台是一套统一的设计和验证工具套件，可加速开发 开发出稳健的定制模拟设计。该平台基于Custom Compiler™ 定制设计环境构建，具备 industry-领先的 电路仿真 级性能、快速且易于使用的布局编辑器，以及在寄生参数 参数提取 、可靠性分析和物理验证 方面处于业界领先水平的技术。

平台工具包括：

• 自定义Compiler ：提供 设计输入 、仿真管理与分析，以及自定义布局编辑功能
• IC Validator：一款 全面且高性能的签核物理验证 解决方案，可为所有工艺节点的客户提升生产力
• HSPICE： 用于精确的片上仿真以及从硅片到封装、从封装到电路板再到背板的信号完整性 仿真与分析的黄金标准 标准
• StarRC：荣获 标准 金奖 ，用于寄生参数 参数提取
• SiliconSmart：提供 全面的库特性分析与质量保证功能，用于生成数字签核工具（如PrimeTime）所需的模型