EDA工具
System
IP
SolvNetPlus
培训中心
定义
硅芯片的物理设计是指将芯片的逻辑设计（逻辑门及其互连）转换为可在硅晶圆上制造的实际布局的过程。
硅芯片的设计是借助EDA工具完成的。硅芯片的设计涉及许多复杂的步骤，但从最基本的层面来看，主要步骤包括：
架构设计：构建芯片的高级架构
逻辑设计：将架构转换为逻辑门或数字电路
物理设计： 在芯片上物理布局 逻辑门并将其连接起来
设计分析与验证：分析功耗、性能、功率，并验证设计正确性
硅芯片的流片与制造：完成硅 芯片设计，并将其发送至代工厂 进行制造
EDA工具是一套软件（及部分硬件）应用程序，可帮助设计人员自动化并简化上述复杂步骤，从而为芯片设计人员在设计此类复杂器件时节省了难以估量的时间和精力。如今的硅芯片可能包含数十亿个相互连接的逻辑门，如果没有众多EDA软件和硬件设计验证工具的帮助，根本无法制造出硅芯片。
硅芯片设计流程中的一个关键步骤是物理设计或布局。在此步骤中，逻辑设计已经完成，接下来将逻辑设计在硅片上进行物理布局。这对应于上文提到的第三步——在架构设计和逻辑设计步骤之后进行。该步骤实质上是根据逻辑描述生成物理布局，即“物理布局生成”（网表）。
物理设计完成后，最后几步是对设计进行全面的分析和验证，以确保其可制造，且能按最初的设计要求正常工作。
| 步骤 | 描述 |
| 建筑设计 | 定义了芯片的高级架构 |
| 逻辑设计 | 将架构转换为逻辑门和数字电路 |
| 物理设计 | 创建物理布局和互连关系 |
| 分析与验证 | 检查电源、性能以及正确性 |
| 流片与制造 | 对硅芯片进行最终加工和制造 |
物理设计是如何运作的？
在通过 EDA 软件工具进行物理设计之前，必须向物理设计工具提供硅芯片设计数据库以及芯片的逻辑设计。设计数据库就像一块空白画布，用于承载物理（和逻辑）设计，并向工具指示芯片的物理尺寸和几何参数；而逻辑设计数据库则包含逻辑门及其引脚间的连接关系。
物理设计的主要步骤包括：
- 布局规划: 确定 芯片上主要功能模块（如处理器、内存和接口）的布局 （即物理位置），以优化其尺寸、性能和功耗。这些模块的物理布局通常在完成其逻辑设计之前就已确定。
- 布局: 确定 芯片布局区域内所有标准 单元（基本逻辑门和组件）的位置，旨在最大限度地缩短布线长度并满足时序要求。
- 布线: 根据逻辑设计，创建 连接已放置的单元和模块的实际金属连接（导线）。这涉及多层金属层，必须避免线路拥挤、信号干扰以及与其他信号短路。
- 时钟树 综合（CTS）：设计 时钟分配网络，以确保时序信号能够同时且可靠地传送到芯片的各个部分。这是通过使用一个所有存储器件共用的时钟信号来实现的，该信号负责对设计进行同步。
- 电源规划：确定 电源和地线连接的路径，以确保所有元器件都能获得充足的电源，且不会产生过大的电压降。
- 设计规则检查（DRC ）与布局与原理图比对（LVS）：验证 布局是否符合代工厂 的制造约束，并是否与预期的逻辑原理图一致。
- 物理验证: 运行 仿真和检查，以确保设计在制造后能够正确、可靠地运行。这与功能验证不同，功能验证旨在确保设计在更高的逻辑层面上能够正确运行。任何功能验证中的故障都应在实施物理设计之前予以修复。
EDA 工具的职责是将逻辑设计正确且最优地转换为物理设计，同时尽可能减少物理设计工程师的手动工作量。给定一个逻辑设计和一个空白的物理设计，针对特定的物理设计可能存在多种方案；这并非只有唯一解的谜题。 挑战在于得出一个完整的物理设计，该设计不仅能正确实现逻辑设计，还需满足设计人员在功耗、性能和面积（PPA ）方面的目标，同时符合最终用于制造硅芯片的硅工艺（代工厂 ）所规定的物理设计规则。
物理设计的优势
EDA 工具在考虑设计人员指定的约束条件的同时，将大多数物理设计步骤完全自动化。这使工程师能够引导物理设计结果，以满足其特定的设计要求。约束条件的示例包括：
尽量减少布线 的拥塞（布线 线缆的密度）
将布局 的密度降至最低
为指定信号设置布线 的最小/最大长度
提供关键路径的最快工期
将布局 区域最小化
除了满足设计约束条件外，基于EDA的物理设计还能检查设计规则并确保其不被违反，从而生成符合代工厂 要求的设计。设计规则的示例包括：
不同航线之间的最小间距
最小线宽
细胞密度限制
布局 的限制
图钉间距
现代EDA软件工具利用多核CPU、多线程以及其他软件和硬件并行技术，来加快物理设计步骤的进度——这些步骤通常非常耗时，特别是在规模庞大、拥有数十亿个逻辑门的设计中。物理设计软件可处理任何规模的设计，从小芯片到大型系统级芯片（SoC），而这些设计若靠人工完成则根本无法实现。此外，它们还支持使用任何代工厂 或硅工艺技术创建的设计。 EDA公司不断对物理设计软件进行优化，以适应新的硅工艺和封装方案。
通过完全实现自动化的物理设计，工程师可以专注于更高层次的设计挑战和创新，而不是繁琐的低层次布局任务。
该服务提供哪些解决方案？ 新思科技 提供哪些解决方案？
新思科技 提供全面的自动化物理设计解决方案，可在满足严苛的时序、功耗和面积要求的同时，生成最优设计，并充分考虑每位设计人员的具体约束条件和设计指导方针。 新思科技 提供自动化物理设计功能的产品包括：
这些产品提供了完整的硅片设计解决方案，其中物理设计是关键组成部分。作为统一的设计环境，它们涵盖了可行性探索、原型设计、布局规划 、设计、优化、分析、验证以及先进封装等环节，贯穿整个硅片设计流程。 新思科技’的物理设计解决方案是整个流程中环境 的集成能力，而非一个独立、孤立的设计步骤。例如，布局 和布线 步骤均以时序和面积为驱动，将优化与物理设计紧密结合。这为芯片设计师提供了一套完整的端到端集成解决方案，而非一组彼此脱节的软件工具。
从早期的架构探索、设计实现、测试，到IP、软件和硬件验证， 新思科技 持续推动着硅芯片设计领域的下一波创新浪潮。
下图 1 展示了 FusionCompiler 中硅芯片的物理设计视图，其中显示了逻辑门布局 （矩形）和金属布线形状（按层用不同颜色标注）。
物理设计常见问题解答
以下是关于物理设计、其关键概念以及它如何支持硅芯片成功制造的常见问题解答。
逻辑门是硅芯片设计的基本组成单元。它们被放置在硅芯片上，并通过逻辑连接和物理连接布线 相互连接。
物理设计（也称为布局或布线）是在硅芯片设计中确定逻辑门的物理布局 和连接方式。
布局是指对硅芯片进行物理设计的过程，也称为物理设计和布局布线。
设计规则是半导体代工厂为确保芯片可制造性而制定的要求。
约束是由芯片设计人员定义的要求，用作物理设计工具的输入。它们包括时序、线宽、线间距 、布局 等限制。
继续阅读
