EDA工具
System
IP
SolvNetPlus
培训中心
定义
版图与原理图一致性检查（LVS）是将从布局中提取的网表 与原始原理图网表 进行比较，以确定它们是否匹配。如果原理图中的所有器件和网络与布局中的器件和网络完全一致，则该比较检查被视为通过。此外，还可以选择性地比较器件属性，以确定它们是否在一定公差范围内匹配。在比较属性时，所有属性也必须完全一致，才能通过比较检查。
LVS 是如何工作的？
LVS 流程由两个主要步骤组成。流程中的第一步是提取，在此步骤中对版图数据库中的图层进行分析，并提取出所有的器件和网络。流程中的第二步是比对，在此步骤中对器件和网络进行实际的比对。
LVS 运行集包含一系列函数调用，用于控制参数提取 和网表 的比较。
LVS 的常见问题
LVS 错误主要可分为两类：
参数提取 错误
- 文字简短且通俗易懂
- 设备参数提取 错误
- 缺失的设备终端
- 额外设备终端
- 未使用的文本
- 重复结构布局
比较错误
- 版图与原理图中的网表不匹配
- 版图/原理图中的器件不匹配
- 属性错误
- 端口交换错误
该服务提供哪些解决方案？ 新思科技 提供哪些解决方案？
新思科技“IC Validator 物理验证是一款全面的签核解决方案，包括设计规则检查（DRC ）、版图与原理图比对（LVS）、填充功能等。”
继续阅读
Ask
i
NOTICE: You are interacting with an AI-powered chatbot that provides general information about Synopsys, including its products and services, which may be incorrect or incomplete. In the event of any conflict or discrepancy, the terms of your applicable agreements supersede any information provided by this chatbot. These chats may be accessed by Synopsys and its service providers to customize the experience and improve this tool, and your use of this chatbot is an agreement to that data processing activity.