「デザイン・プランニング 」とは何ですか？

デザイン・プランニング には、万能なアプローチなど存在しません。あらゆる設計、さらには設計の改訂のたびに、デザイン・プランニング のツールボックスのさまざまな側面を活用する必要が生じる可能性があります。このツールボックスは、その範囲が包括的であるだけでなく、その中の各ツールが最適かつ整合性のある結果をもたらすことが不可欠です。このツールボックスに含まれる有用な属性には、次のようなものがあります：

• 最大規模の設計を、最適かつシームレスに処理する能力
• これを効率的に実行するスピードと、何よりも重要なこととして、業界をリードする（QoR）を実現すること
• あらゆるデザインスタイルを可能な限り効率的に実現するための最先端の手法

ツールが、ユーザー定義のすべての論理階層と、それに対応する意図された物理階層を包括的に把握できる場合、QoRは常に向上します。計画フローの適切な段階でこの情報を確実に利用できるようにすることで、設計が最終的に収束することを保証できます。

シノプシス IC Compiler™ II は、その上に構築されるアプリケーションに対してデータへの高速アクセスを可能にするデータモデルを提供します。これにより、非効率的な抽象化を強いることなく、実装および最適化ツールの処理能力を大幅に向上させます。ライブラリデータと設計データは単一のデータ構造に統合され、冗長性が排除されることで、基となるデータをコンパクトに表現します。

シノプシス IC Compiler IIは、ネットリストの取り込み時に、論理階層のアウトラインモデルを自動的かつインテリジェントに生成します。これにより、ユーザーはメモリ要件を大幅に削減しつつ、正確かつ高速なトップレベルでの探索と計画が可能になります。設計をフラット化したり手動で一意化したりする必要なく、すべての論理階層が維持されるため、確立されたテスト手法を継続しつつ、ユーザーを複雑な階層管理から解放します。この高容量な手法により、実行時間とメモリ使用量を最小限に抑えながら、設計探索のスケーラビリティを実現します。

デザイン・プランニング におけるターンアラウンドタイム（TAT）は、単なるツールの最適化にとどまりません。すべての要素を統合した際に設計が成立するような形に収束させるためには、理解し管理すべき多くの側面が存在します。デザイン・プランニング では、最適なフロアプランを実現するために、多岐にわたるタスクに関する知識が求められます。