EDA工具
System
IP
SolvNetPlus
培训中心
定义
可编程电气规则检查（可编程式电学规则检查工具 ）是一种用于检查集成电路（IC）设计中可靠性问题的方法，这些问题无法通过设计规则检查（DRC ）或布局与原理图比对（LVS）进行检查。 这些可靠性检查通常与静电放电（静电放电 ）相关，但也可扩展至其他检查，包括电气过应力（EOS）、介电击穿等。这些规则涉及连通性及网表 信息，同时需要支持针对不同设计进行完全自定义，而可编程性正是实现这一功能的关键。
可编程式电学规则检查工具 检查主要分为以下4大类：
- 网表 检查：完全可在网表 上进行的检查；无需布局数据。
- 网表 驱动式布局检查：对布局进行的检查，但在检查前会先对网表 进行分析，以确定布局检查的关注区域。
- 电流密度检查：对电路布局进行的检查，旨在确定该布局在静电放电 放电路径中的载流能力。
- 点对点（P2P）电阻检测：在电路布局上进行的检测，用于测定静电放电 放电路径的电阻值，以验证该路径电阻值较低，从而确保电流会选择该路径
可编程式电学规则检查工具 是如何运作的？
由于支票有4种类型，因此根据支票类型的不同，数据流也会有所差异。可编程式电学规则检查工具 中最基础的组件是“网表 分析引擎”。该模块在所有数据流中均最先运行，正是这一可编程组件赋予了该系统“可编程式电学规则检查工具 ”这一名称。在此阶段，系统会读取网表 ，并对其进行分析，以获取客户可能希望了解的关于其网表 的任何信息。根据支票类型的不同，这可能会导致错误报告，或为后续模块提供数据。
下图通过一个简单的框图对此进行了说明：
如果待分析的网表 来自布局，则需要运行LVS Extract来生成网表 ，尽管上文未显示该步骤。在这些可编程式电学规则检查工具 流程中不使用LVS Compare。
可编程式电学规则检查工具 的常见应用
由于可编程式电学规则检查工具 是一种可编程解决方案，因此其用途和应用范围非常广泛。设计师想要了解的关于网表 及其对应形状的任何信息，都可以通过编程实现。
静电放电 对问题空间进行划分的方法有多种。最常见的是将应用划分为基于静电放电 和非 的应用。
静电放电 应用确实占可编程式电学规则检查工具 使用量的很大一部分。对于静电放电 的检查，4种检查类型（网表 、网表 驱动的布局、电流密度和点对点电阻）都会用到。网表 的检查用于确认静电放电 保护电路是否存在，可在原理图或提取的布局上运行网表 。网表 驱动的布局、电流密度和点对点电阻均需要布局数据。电流密度和点对点电阻还利用StarRC进行R-参数提取 的计算。
非静电放电 应用程序往往会因“方法论检查”（类别 ）而失败。这是一个宽泛的统称，意指客户使用可编程式电学规则检查工具 类型检查来进行各种其他分析。在网表 检查的类别 中，这可能包括：
- EOS（电气过载）
- 浮栅
- 电平转换器布局
- 扇出
- 漏电功耗
- 网表 统计分析
在网表 驱动的布局检查中，最常见的非静电放电 应用是电压依赖性间距 ，但它也可用于几何对称性检查及其他应用。电流密度和点对点电阻几乎完全用于静电放电 ，因此此处不再赘述其他应用。
该服务提供哪些解决方案？ 新思科技 提供哪些解决方案？
新思科技“IC Validator 物理验证是一款全面的签核解决方案，包括设计规则检查（DRC ）、布局与原理图比对（LVS）、填充功能等。”
继续阅读
