フィジカル検証システム 

イノベーションを加速する包括的なフィジカル検証 

シノプシス Galaxy™デザイン・プラットフォームに含まれるIC Validatorによるフィジカル検証は、設計ルールチェック(DRC)や、レイアウト対スケマティックのコネクティビティ検証(LVS)のほか、メタルフィル挿入、製造性(DFM)向上の機能を備えています。IC Validatorは、主流の設計のみならず、20nm以下の最先端の設計を網羅し、すべての主要ファウンドリにサポートされているサインオフ・ソリューションです。このフィジカル検証ソリューションには、IC CompilerIC Compiler IIによるフィジカル・デザイン、StarRCによる寄生抽出、Custom Designerによるミックスドシグナル設計など、主要設計ツールへのリンクが用意されて生産性を向上させます。IC CompilerおよびIC Compiler IIの中でタイミングを考慮したメタルフィル、DRC修正、ダブル/トリプルパターニング修正を行うことにより、デザイン収束を加速します。

  • ツール
 

 
ICCとICC II内の“インデザイン”を含むサインオフDRC/LVSソリューション
PDF データシートのダウンロード(PDF)