インプリメンテーションとサインオフ 

最先端SoCのデザイン・イノベーションを加速 

半導体の様々な物理効果は、ますます相関関係を深めています。 個々の設計上の決定が意図しない結果を生む可能性があります。 配線容量によって生じる旧来の問題に加えて、エンジニアがリーク電流、誘導ノイズ、IRドロップなどのさまざまな効果のバランスを手動で調整することはもはや不可能です。 製造プロセスや環境の変動により、機能しているチップが使用不能になったり、経済的に見合わなくなることがあります。 市場では、より低価格で大量生産できる製品の需要が高まっています。投資家は、リスクをとるよりは予測可能な成功に割高な資金を投じることを惜しまないようになっています。 設計に課せられたこのような問題に対応するのが、シノプシスのインプリメンテーションとサインオフ製品です。

  • ツール
 

DC Explorer
設計初期段階でのRTLエクスプロレーション(RTL検討)による合成と配置配線の高速化
PDF データシートのダウンロード (PDF)


DC Ultra
タイミング、面積、消費電力において最高の結果品質(QoR)とフィジカル・インプリメンテーション結果との高い相関関係
PDF データシートのダウンロード (PDF)


Design Compiler Graphical
トポグラフィカル・テクノロジの拡張による配線混雑の予測と軽減
PDF データシートのダウンロード (PDF)


Power Compiler
ローパワー合成と最適化のための包括的なソリューション
PDF データシートのダウンロード (PDF)


DFTMAX Ultra


DFTMAX
アダプティブ・スキャンによる圧縮でコスト効率の高いDSMテストを実現
PDF データシートのダウンロード (PDF)


DFTMAX LogicBIST
ロジックのイン・システム・セルフテスト
PDF データシートのダウンロード (PDF)


TetraMAX ATPG
高品質のテストのためのテストパターンの自動生成と診断
PDF データシートのダウンロード (PDF)


TetraMAX II ATPG
次世代のATPGおよび故障診断ソリューション
PDF データシートのダウンロード (PDF)


DesignWare IP
高品質IPが実現する開発リスクと開発期間の削減


Formality
包括的、高速、直観的な等価検証
PDF データシートのダウンロード (PDF)


Synphony C Compiler
イメージプロセッシングIPの設計を加速するハイレベル合成
PDF データシートのダウンロード (PDF)


GenSys
自動化されたSoCアセンブリと使いやすいRTL再構築のシステム


SpyGlass DFT ADV


IC Compiler II
10倍のスループットとより高いQoRを実現するネットリストからGDSIIまでのインプリメンテーション・システム
PDF データシートのダウンロード (PDF


IC Compiler
主流および先端プロセスの配置配線システム
PDF データシートのダウンロード (PDF)


Custom Compiler
ビジュアル・アシスト機能によるカスタム設計の自動化
PDF データシートのダウンロード (PDF)


Laker Custom Design
カスタムICのデザインとレイアウト・ソリューション


Laker Flat Panel Display
フラットパネル・ディスプレイ・エディタ


PrimeTime
STA、SSTA、SI、消費電力解析などの業界標準タイミング・サインオフ
PDF データシートのダウンロード (PDF)


NanoTime
カスタム設計向けの高性能なトランジスタレベルのスタティックタイミング解析
PDF データシートのダウンロード (PDF)


PrimeRail
配置/配線エンジニア向けの”インデザイン”レール解析
PDF データシートのダウンロード (PDF)


StarRC
業界をリードするデジタル/カスタム設計向け寄生抽出
PDF データシートのダウンロード (PDF)


StarRC Custom
Rapid3D高速フィールド・ソルバーを含むゴールドスタンダードの寄生抽出ツール
PDF データシートのダウンロード (PDF)


SiliconSmart
最先端のセル・キャラクタリゼーション
PDF データシートのダウンロード (PDF)


Liberty NCX
リファレンス・ライブラリ・キャラクタライズ・システム
PDF データシートのダウンロード (PDF)


IC Validator
IC CompilerとIC Compiler IIでの”インデザイン“を含むサインオフDRC/LVS
PDF データシートのダウンロード (PDF)

  • FPGA設計
  • FPGAの合成とデバッグに最適なソリューション more

Synplify Pro
FPGAインプリメンテーション用ロジック・シンセシス


Synplify Premier
最先端のFPGAとFPGAベース・プロトタイプのインプリメンテーションの高速化


Identify RTL Debugger
FPGAハードウェアの動作に対してシミュレータに匹敵する可観測性を提供


Synphony Model Compiler
DSPアルゴリズムを搭載したASIC/FPGAの開発効率と開発期間を短縮



NewsArticlesBlogsSuccess StoriesWhite PapersWebinarsVideos