AIアクセラレーター は、ニューラルネットワークなどのAIワークロードを効率的に処理するために特別に設計された、高性能な並列計算マシンです。
従来、ソフトウェア設計において、コンピュータ科学者たちは特定の問題に適したアルゴリズム的手法の開発に注力し、それらを高級手続き型言語で実装してきました。利用可能なハードウェアの性能を最大限に活用するため、一部のアルゴリズムはスレッド化することが可能でしたが、アムダールの法則がもたらす制約により、大規模な並列処理を実現することは困難でした。
現在、AIアクセラレーター には、データセンターとエッジという2つの異なる領域が存在します。
データセンター、特にhyperscale データセンターには、大規模な拡張性を備えたコンピューティングアーキテクチャが求められます。この分野において、半導体業界は大型化を進めています。例えば、Cerebras社は、ディープラーニングシステム向けに、史上最大規模のチップである「Wafer-Scale Engine(WSE)」を開発しました。WSEは、より高い演算能力、メモリ容量、通信帯域幅を提供することで、従来のアーキテクチャと比較して、飛躍的に高速かつスケーラブルなAI研究を実現します。
エッジは、その対極に位置します。ここでは、エネルギー効率が鍵となり、利用可能なスペースも限られています。これは、インテリジェンスが中央集約型の場所ではなく、ネットワークのエッジに分散されているためです。AIアクセラレーター のIPはエッジSoCデバイスに組み込まれており、そのサイズがどれほど小さくても、スマートフォン上で動作するインタラクティブなプログラムや産業用ロボットなどに必要な、ほぼ瞬時の処理結果を提供します。
AIチップ の複雑さを克服し、設計から導入に至るまでシリコン開発を成功に導くための必須ガイド。
WSEはAIアプリケーションを高速化するための一つの手法ですが、1つの大型チップを必要としないアプリケーション向けには、他にもさまざまな種類のハードウェアAIアクセラレータが存在します。その例としては、次のようなものがあります:
これらはそれぞれ独立したチップであり、数十から数百個を組み合わせてより大規模なシステムを構築することで、大規模なニューラルネットワークの処理が可能になります。粗粒度再構成可能アーキテクチャ(CGRA)は、性能とエネルギー効率という側面と、さまざまなネットワークをプログラムできる柔軟性という側面の両方で魅力的なトレードオフを実現できるため、この分野で大きな注目を集めています。
例えば、自然言語処理(NLP)向けのトランスフォーマーベースの言語ニューラルネットワークモデルとして世界最大級の規模を誇る「Megatron」を例に挙げてみましょう。NVIDIAの応用ディープラーニング研究チームによって開発されたMegatronは、NVIDIAによると、83億パラメータのトランスフォーマー言語モデルであり、8ウェイのモデル並列処理と64ウェイのデータ並列処理を実現しています。 通常、33億語のデータセットで事前学習されているこのモデルを実行するため、同社は312テラFLOPSのFP16演算性能を発揮するNVIDIA A100 GPUを開発した。GoogleのTPUもまた別の例であり、これをポッド構成で組み合わせることで、ニューラルネットワークモデルの学習に100ペタFLOPSを超える処理能力を提供することができる。
出典:Open AI
AIアクセラレーター のアーキテクチャによって、パフォーマンス上のトレードオフは異なる場合がありますが、いずれもシステムレベルのパフォーマンスを実現するには、関連するソフトウェアスタックが必要です。そうでなければ、ハードウェアの能力が十分に活用されない可能性があります。TensorFlow™やPyTorch™といった高レベルなソフトウェアフレームワークと、さまざまなAIアクセラレータとの連携を促進するため、相互運用性を実現する機械学習コンパイラが登場しています。その代表的な例が、FacebookのGlowコンパイラです。
AIアクセラレータの性能測定は、かねてより議論の的となっている。機械学習用ハードウェア、ソフトウェア、およびサービスのトレーニングおよび推論性能について独立した評価を行うには、産業界や学界のエンジニアや研究者らによって結成された独立組織「MLPerf」を参照するとよい。
多くのアプリケーションにおいて、インテリジェンスがエッジ側へと移行するにつれ、AIアクセラレータ間の差別化がさらに進んでいます。 エッジ環境では極めて多様なアプリケーションが存在するため、AIアクセラレータは、エンドアプリケーションのニーズに基づき、レイテンシ、エネルギー効率、メモリといったさまざまな特性に合わせて個別に最適化される必要があります。例えば、自律走行では計算応答のレイテンシが20μs以内に収まることが求められる一方、音声・動画アシスタントは、発話されたキーワードを10μs未満で認識し、手のジェスチャーを数百ミリ秒以内に認識しなければなりません。
将来的には、人間の思考プロセスを模倣することを目的とした認知システムが、より一層注目を集めるようになるでしょう。今日のニューラルネットワークと比較して、認知システムは、異なる抽象化レベルにおいてデータをどのように解釈すべきかについて、より深い理解を持っています。
AIアプリケーションにおいて、処理速度とスケーラビリティは2つの重要な要件であるため、AIアクセラレータは、こうしたアプリケーションの価値を高める「ほぼ瞬時の結果」を実現する上で極めて重要な役割を果たしています。ここでは、AIアクセラレータの主なメリットについて、さらに詳しく見ていきましょう。
ハードウェア設計は、AI時代のイノベーションを支える中核的な要素となっています。一方で、クラウドとエッジの両分野において、性能、消費電力、面積の面で既存の半導体技術の限界が押し広げられていることから、この分野の先駆者たちには独自の課題が突きつけられています。
データセンターのAI設計は、その巨大な規模、複数の物理階層、局所的には同期型でありながら全体としては非同期型のアーキテクチャ、そして非常に細分化されたフロアプランといった特徴を備えています。 エッジAI 設計では、数百もの設計コーナー、極端な変動性、超低消費電力の要件、およびヘテロジニアス・インテグレーション (例:センサー)への対応が求められます。
シノプシス エッジデバイス向けIPから、複雑なワークロードの迅速な立ち上げを実現するZebu® Server 4エミュレーションシステム、さらには Fusion Design Platform IC設計において、AIを活用して結果の品質(QoR)と結果までの時間(TTR)を全工程にわたって向上させるソリューションまで、業界で最も包括的なAI設計ポートフォリオを提供しています。
シノプシス は、チップ設計向け初の自律型AIアプリケーション「DSO.ai™(設計空間最適化 AI)」を発表しました。DSO.ai は、チップ設計の極めて広大な解空間において最適化対象を探索することができます。設計ワークフローにおける選択肢の探索を大幅に拡大し、重要度の低い意思決定を自動化することで、DSO.ai は、専用AIアクセラレータの設計から市場投入までのプロセスを劇的に加速させることができます。
当社の高度なAI駆動型ソリューション・スイートにより、シリコンの性能を最適化し、チップ設計を加速し、EDAフロー全体の効率を向上させることができます。