組込みテストおよび救済

組み込みテスト&リペア

概要

シノプシスのテスト&リペア・ソリューションは大規模な(SoC)設計に全面的に対応する包括的なテスト・カバレッジをご提供します。組み込みメモリーのテストと診断、リペアを行うDesignWare® STAR Memory System®と、SoC内のIPやコアすべてを階層的にテストするDesignWare STAR Hierarchical Systemの組み合わせにより、統合にかかる時間を短縮し、テストのQoRを向上させることができます。

 

DesignWare STAR Memory Systemはテスト、修正、診断を統合した包括的なソリューションであり、ファウンドリ、プロセス・ノード、IPベンダーを問わず、また修復の可不可に関わらず組み込みメモリーをサポートします。STAR Memory Systemの高度に自動化された設計インプリメンテーションおよび診断フローは、SoC設計のデザイン収束を迅速化し、開発期間および量産で成果をあげるまでの期間を大幅に短縮します。

STAR Hierarchical Systemは、アナログ・ミックスドシグナルIP、デジタル論理ブロック、インターフェイスIPなどのさまざまなIP/コアを用いてSoCやデザインを効率的にテストするための階層型自動テスト・ソリューションです。すべてのIP/コアのアクセス、制御をSoCレベルで行うためのIEEE 1500の階層的ネットワークを自動的に生成してテスト統合にかかる時間を短縮し、IPやコアのテスト・スケジュールを柔軟にすることでテスト時間や消費電力を最適化し、テストのQoRを向上します。高度に自動化されたDFT(テスト容易化設計)のインプリメンテーションと階層型のIP/コアレベルのテストにより、テスト統合にかかる期間を数日単位まで短縮し、設計/テストのコストを低く抑えながら製品を早期に市場に投入することが可能になります。