EDA工具
System
IP
SolvNetPlus
培训中心
定义
SerDes 这是一个用于对高速芯片间通信中使用的数字数据进行序列化和反序列化的功能模块。用于高性能计算(HPC) 、人工智能（AI）、汽车、移动设备 以及物联网（IoT ）应用的现代系统级芯片（SoC）实现了SerDes ，该模块可支持多种数据速率和标准，例如PCI Express （PCIe）、MIPI、以太网、USB、超短距离/超短程 。
SerDes 的实现方案包括并行-串行（串行-并行）数据转换、阻抗匹配电路以及时钟数据恢复功能。SerDes 的主要作用是最大限度地减少I/O互连的数量。
为什么我们需要SerDes ？
集成电路（IC）中的分布式数据处理需要在集成电路之间进行高速数据传输。并行和串行是芯片间数据传输的两种方式。与仅需一对连接的串行数据传输相比，并行数据传输需要在集成电路之间建立多条连接。
如上表所示，由于串行数据传输具有功耗低、抗电磁干扰性能强以及封装设计简便等优势，因此可以成为一种理想的选择。
面向 448G 以太网的设计
探索面向下一代人工智能和高性能计算（HPC）集群网络的主机架构与调制策略。
SerDes 应用
SerDes 是芯片间互连系统物理层最基础的构建模块：
SerDes + 物理编码子层（PCS）= PHY 或物理层
开放系统互连（OSI）模型将物理层（PHY）定义为负责数据收发的一个抽象层。它是OSI模型中的最低层，该模型还包括：
- 应用层
- 表示层
- 会话层
- 传输层
- 网络层
- 数据链路层
不同的协议对物理层（PHY）提出了不同的抽象划分方案。例如，由IEEE 802.3定义的100G物理层具有以下抽象层：
在此模型中，SerDes 将实现 PMA/PMD 子层，该子层是负责接口初始化、编码解码以及时钟对齐的逻辑子模块。
提供哪些PHY IP解决方案 新思科技 ？
新思科技 作为领先的 的供应商，该公司为系统级芯片（SoC）设计提供高质量的经硅验证的IP 解决方案，这些解决方案已应用于当今各主要市场中广泛采用的各类设备和系统中。 新思科技其全面的高速SerDes IP 产品组合，凭借领先的 技术在功耗、性能和面积方面的优势，使设计人员能够满足超大规模数据中心、网络和存储应用中高性能计算 SoC 对高效互连的要求。
- 224G 以太网 PHY IP和112G 以太网 PHY IP为最高 800G/1.6T 的高性能计算 SoC 提供了真正的长距离通道
- UALink PHY IP支持将 AI 加速器链路带宽扩展至最高 200Gbps
- 56G 以太网 PHY IP可满足高达 400G 以太网应用的需求并提供相应性能
- Die-to-Die UCIe 和 112G 的 PHY IP 超短程
- 多协议 物理层（PHY）支持以太网、PCI Express 、CCIX 、CXL等多种协议
- PCI Express PHY IP为基于先进FinFET 工艺的、速率高达128GT/s的SoC提供了高性能、低功耗的连接能力
继续阅读
