EDA工具
System
IP
SolvNetPlus
培训中心
定义
PCIe（全称外设 Component Interconnect Express）是一种标准 ，用于连接计算机主板与显卡、声卡和固态硬盘等外设。PCIe卡插入主板上的相应插槽，其类型从x1到x16不等，数字表示可用数据通道的数量。 数据通道越多，数据传输速率就越高，这就像高速公路上的车道越多，交通流量就越大一样。标准 由外设 组件互连特别兴趣小组（PCI-SIG）负责维护。
近30年来，PCIe一直是I/O连接的关键技术，为计算机组件之间提供了节能、高带宽且低延迟的通信能力。 PCIe 已被广泛应用于从手持设备到高性能计算和数据中心等各类场景，在互操作性、容量和带宽方面表现卓越。其强大的基础设施还支持其他协议（如 Compute Express Link (CXL®)），并充分利用了 PCIe 的软件堆栈和平台互连能力。
PCI Express 是如何运作的？
PCI Express (PCIe) 采用串行连接方式，更类似于网络，而非传统的总线 。PCIe 不再依赖单一的总线 来管理来自不同来源的数据，而是采用交换机来调度多个点对点的串行连接。 每个设备都有其专用的连接通道，从而消除了传统总线中带宽共享的必要性。PCIe通道对于设备之间或与CPU 的通信至关重要，由两根导线组成：一根用于接收数据，另一根用于发送数据，其带宽是前者的两倍。这些通道确保了通过电线进行快速位传输，PCIe设备中的通道数量以xN表示，代表其带宽容量。
图1：PCI Express 设备
PCIe 融合了高速串行通信、点对点连接、基于交换机的架构以及分组化的协议 。PCIe 的效率在很大程度上取决于链路协商和训练，因此捕获和观察动态链路活动对其调试至关重要。与网络中的七层 OSI 模型类似，PCIe 采用分层架构（见下图）。
PCIe 架构包括应用层、事务层、数据链路层和物理层。
PCIe 分层架构解析
- 应用层（主机层）：这严格来说并不属于PCIe规范的范畴。它涵盖了以太网和NVMe等作为有效载荷的协议。PCIe主要规定了数据传输的方法，但并未指定有效载荷的内容。
- 事务层：负责链路上的设备配置。它支持主机内存与设备之间的内存传输，包括用于内存读写配置的命令。此外，它还提供消息和错误报告机制。
- 数据链路层：管理设备之间的数据传输。包含流控制和确认协议，以确保数据包完整性 。它还控制向低功耗状态的过渡，并向物理层发出节电意图的信号。
- 物理层： 分为两部分：
- 电气子模块：包含 模拟信号传输所必需的模拟元件。
- 逻辑子模块： 利用状态机控制 设备通信，并生成用于链路训练的有序数据模式和训练序列。
- 电气子模块：包含 模拟信号传输所必需的模拟元件。
PCIe 操作各层中的典型事务
当两个设备进行通信时，会建立一条 PCIe 链路。如下图所示，双方均配备一个发送器（TX）和一个接收器（RX ）。应用层通过该链路促进根复合体/主机与端点之间的数据传输。相应的设备驱动程序生成 PCIe 流量，该流量从事务层经数据链路层，再到物理层，最终传送到链路的另一端。
PCIe 链路的结构解析
PAM-4 信令对比 NRZ 信令
超大规模数据中心服务提供商必须支持更快的接口，因此PCIe从采用NRZ的PCIe 5.0过渡到了采用PAM-4的PCIe 6.0。采用PAM-4信号传输至关重要，因为当插入损耗超过几分贝（dB）时，非归零（NRZ）信号传输已无法支持超过32G的数据速率。 如需了解更多详情，请参阅这篇关于 PAM-4 多级调制及其与 NRZ 相比的权衡与优势的文章。
与NRZ的两个电平相比，PAM-4有四个电平，从而产生12个不同的信号跳变（六个上升沿和六个下降沿），形成三个不同的眼图开口，如下图所示。 每个眼图高度仅为 NRZ 眼图高度的 1/3，导致 PAM-4 的信噪比（误报 , SNR）下降超过 9.5 dB，这不仅影响信号质量，还给高速信号传输带来了额外限制。垂直眼图开口缩小了 33%，降低了 PAM-4 信号对串扰和反射的容忍度，从而导致比特误码率升高。
NRZ 与 PAM4 信号跳变与眼图开口
PCI Express 7.0（PCIe 7.0）有哪些新功能？
PCI-SIG 于 2022 年宣布了 PCIe 7.0 技术，计划于 2025 年前发布完整规范。该开发 旨在满足数据密集型应用和市场的巨大带宽需求，包括人工智能/机器学习（AI/ML）、1.6T/800G 以太网、高性能计算（HPC）以及 HPC 数据中心中的量子计算。 PCIe 7.0 将在加速器、处理器、网卡及其他组件之间提供低延迟、低功耗且可靠的连接，确保高性能计算环境中的高效互联。
- 带宽提升：PCIe 7.0 的带宽是 PCIe 6.0 的两倍，通过 16 条 128 GT/s 的通道，双向传输速度最高可达 512 GB/s。这种增强的带宽对于快速、高效地处理海量数据至关重要，这对人工智能和高性能计算（HPC）应用而言尤为关键。
- 低延迟：凭借更高的信号传输速率，PCIe 7.0 降低了延迟，这对人工智能算法中的实时处理和响应能力，以及高性能计算（HPC）中的高速数据处理至关重要。
- 兼容性与可扩展性：PCIe 7.0 与之前的 PCIe 代保持向后兼容，既确保了与现有硬件的互操作性，又为未来的升级提供了可扩展性。这对将新技术无缝集成到现有的 AI 和 HPC 基础设施中至关重要。
- 能效比:尽管性能有所提升，但PCIe 7.0的目标是保持或提升能效比 ，这对降低数据中心和大型计算设施的总体运营成本及环境影响至关重要。
- 高级功能：PCIe 7.0 引入了多项新功能和优化措施，进一步提升了其在高要求应用中的实用性，包括改进的通道裕量能力、增强的错误检测和报告机制，以及对 CXL 等新兴技术的支持。
- 通道覆盖范围与信号完整性 注意事项：PCIe 7.0的目标通道覆盖范围与PCIe 6.0保持一致，在单连接拓扑下，系统布线 的覆盖范围为4”-14”，AIC布线 的覆盖范围为2”-4”，且焊盘到焊盘的通道损耗最高可达-36dB。 为了最大限度地降低根复合体（Root Complex）参考封装中的插入损耗和反射，通过最大限度地减少串扰，对连接器 的插入损耗、回波损耗、PCB损耗以及过孔插入损耗和回波损耗进行了优化。
为什么PCI Express 符合性 很重要？
随着技术进步的不断推进，市场对更快的CPU、更高速的内存解决方案以及先进消费类设备的需求日益增长。这进一步凸显了提升系统互连性能和扩大带宽的必要性。PCIe等标准正是为此而生，可满足从数据中心、人工智能/机器学习到云解决方案等各个领域的多样化需求。
在芯片设计领域，市场上各产品之间的兼容性始终是重中之重。PCI-SIG符合性 测试在确保这一点方面发挥着关键作用。制造商将产品提交至 PCI-SIG符合性 研讨会，以验证其是否符合关键的 PCIe 规范，并至关重要的是，确保产品能够与生态系统中的其他产品无缝集成，无论这些产品来自哪家供应商。 虽然企业可以自行进行跨厂商兼容性测试，但获得 PCIe符合性 认证能提供更可靠的验证 产品互操作性证明，并得到行业领军企业的认可。因此，凭借这一符合性 认证标识，开发人员可以放心地推进芯片设计，确信其产品能够与市场上的其他产品无缝集成。
该服务提供哪些解决方案？ 新思科技 提供哪些解决方案？
作为领先的 接口IP供应商， 新思科技 我们持续推动整个 PCIe 生态系统的发展，涵盖从处理器和加速器到闪存控制器、固态硬盘、重定时器、智能网卡（Smart NIC）以及交换机等各个领域。 新思科技 凭借二十余年的体验 在PCIe IP领域的深厚积淀，以及与领先的 企业合作的3,000余个成功设计案例。新思科技 针对PCI Express®（PCIe®）的IP解决方案包括数字控制器、完整性 和Data Encryption（IDE ）安全 模块、PHY以及验证IP。 该IP解决方案旨在支持PCIe 7.0 128 GT/s（Gen7）、PCIe 6.0 64 GT/s（Gen6）、PCIe 5.0 32 GT/s（Gen5）、PCIe 4.0 16 GT/s（Gen4）、3.1 8 GT/s、 (Gen3)、2.1 5GT/s (Gen2) 以及 1.1 2.5GT/s (Gen1) 标准的所有必要功能，并符合最新的 PIPE 规范。
新思科技 提供适用于PCIe的经硅验证的IP 解决方案，可在系统级芯片（SoC）中为移动设备 、网络、存储、云计算、人工智能和汽车应用提供高吞吐量 、低延迟且节能的外部连接。通过与第三方产品进行广泛的互操作性测试，结合严格的质量管控措施以及专业的技术支持团队，设计人员能够加速 上市时间 并降低集成风险。
全球首个完整的 PCIe 7.0 IP 解决方案
新思科技 凭借业界首个经过完整预验证的 PCIe 7.0 IP 解决方案，处于这场技术革命的最前沿。该基于标准的解决方案由 PHY、控制器、IDE 安全 模块以及验证 IP 组成，可在 x16 配置下提供高达 512 GB/s 的双向安全数据传输速率，从而缓解数据瓶颈。凭借二十余年的PCI Express 体验 经验， 新思科技 为设计人员提供了尽早着手开发下一代HPC和AI SoC的机会，从而加速 ，加速产品投产进程。
新思科技 PCI Express (PCIe) IP 解决方案
高性能、低延迟的连接解决方案
