What is Glitch Power?

設計者にとって、グリッチを特定し、それによって消費される余分な電力を明らかにするには、セル遅延と配線遅延に特に注意を払う必要があります。グリッチは、組み合わせ回路の経路内の信号タイミングに不均衡が生じ、レースコンディションが発生した場合に発生します。正確な遅延情報があれば、ツールはこれらのグリッチを捕捉し、余分なスイッチング動作によって引き起こされる消費電力を測定することができます。

AIアルゴリズムをハードウェア上で実行する際には膨大な数の演算が行われるため、グリッチ電力 は全体的な消費電力の観点から極めて重要な考慮事項となっています。グリッチ電力 は、総消費電力の最大40％を占める可能性があります。さらに、AIハードウェアは対称的で複製されたアーキテクチャを採用しているため、設計サイクルの早い段階、理想的にはシステムレベルまたはRTLレベルで、グリッチ対策に最適なマイクロアーキテクチャを特定することが極めて重要です。 複製数の多いタイルの消費電力を削減することは、チップレベルでの大幅な省エネにつながります。 通常、グリッチ電力 の計算は、タイミング遅延を考慮したゲートレベルシミュレーションが可能になる、フローの非常に後半で行われます。この段階では、マイクロアーキテクチャの変更を行ったり、実装時に電力バジェットの一環としてグリッチ電力 を考慮に入れたり、グリッチ電力 を低減するための具体的なECOを実施したりするには遅すぎます。したがって、設計サイクルの早い段階で、グリッチ電力 解析ソリューションに加え、遅延やグリッチを考慮したベクトル生成機能を導入することが重要です。