EDA工具
System
IP
SolvNetPlus
培训中心
定义
压降 是指电流流过电路时电势的下降。欧姆定律定义了电气系统中最常见的压降 形式：
电压 = 电流 × 电阻，即 V =红外辐射（infrared radiation) 。
正因如此，工程师将这种压降 称为红外辐射（infrared radiation) 压降。该方程表明，压降 会随着电流或电路电阻的增大而线性增加。
原因在于压降
当电子在材料中运动时，它们会不断与原子、其他电子、材料中的杂质以及材料缺陷发生碰撞。此时，电子会以热能的形式损失少量能量。这种电能的损失会导致电路电势下降。对于大多数材料而言，电阻会随温度升高而增大，从而加剧压降 。
虽然本文主要探讨印刷电路板（PCB）、芯片封装和集成电路（IC）电子电路中的压降 ，但这在建筑和机械的电力系统中同样期刊 。电工遵循《国家电气规范》及其他行业标准中的指导方针，以识别并消除潜在隐患，防止可能引发火灾的过热现象。他们会考察导线截面积、总线 汇流排几何形状、电缆布线长度以及电容器布局 等因素，以控制电阻和电感。
这种由导体的材料电阻引起的损耗只是红外辐射（infrared radiation) 压降的一个来源。另一个来源是电气系统中各元件两端的压降 。导致压降 的最明显元件是电阻器。但电路中的几乎每个节点 都会产生某种压降 。
下表列出了直流（DC）和交流（AC）电力系统中常见的各种压降 ：
组件 | 压降 原因 |
电阻器 | 欧姆电阻 |
指挥： ● 电线 ● PCB走线 ● IC过孔、走线、互连、电源轨和电源走线 | 导电材料中的欧姆电阻 |
连接器 | 欧姆电阻 接触电阻 |
电容器 | 欧姆电阻作为等效串联电阻（ESR） 电感作为等效串联电感（ESL） |
电感器 | 欧姆电阻 引言 |
二极管 | 欧姆电阻 以光的形式释放的活化能 |
BJT晶体管 | 欧姆电阻 活化能 |
MOSFET晶体管 | 欧姆电阻 活化能 |
变压器 | 欧姆电阻（绕组） 漏电 归纳法 涡流铁损 |
电池 | 欧姆电阻（随使用时间增加） |
红外辐射（infrared radiation) Drop的水流类比
直流电路中红外辐射（infrared radiation) 压降的一个恰当比喻，是水流经由管道、水箱、阀门、接头、水泵和涡轮机组成的系统：
- 水压 ≈ 电势（电压）
- 流量（升/秒）~ 电流
- 阻塞与管道摩擦 ~ 电阻
- 压降 ~压降
与铜线一样，管道越长或直径越小，流动阻力就越大，导致流体在管道中流动时压力下降。此外，阀门、接头和涡轮等组件都会从流体中汲取能量，其降低压力的原理与电气组件相同。设计电路和电气组件的工程师面临着与液压工程师相同的挑战：在设计成本、尺寸与性能需求之间取得平衡。
如何计算压降
工程师会根据功耗的来源，采用多种方法进行功耗计算（压降 ）。在复杂的电子系统中，工程师会使用电路仿真器或功耗建模工具来捕捉每条导线和每个元件中的损耗。
对于简单的直流电路，欧姆定律定义了压降 ：
Vd=I*Rtotal
其中：
Vd=压降 （单位：伏特）
I= 电流（安培）
Rtotal= 电阻（单位：欧姆）
对于并联电路：
$$\frac{1}{R_{total}} = \frac{1}{R_1} + \frac{1}{R_2} + \frac{1}{R_3} + \cdots + \frac{1}{R_n}$$
对于串联电路：
$$R_{total} = R_1 + R_2 + R_3 + \dots$$
在交流电路中，方程中的电阻被阻抗所取代。阻抗包括电阻以及感抗和容抗：
Vd = I*Ztotal
其中：
Vd=压降 （单位：伏特）
I= 电流（安培）
Z= 阻抗（单位：欧姆）
阻抗的定义如下：
$$Z = \sqrt{R^2 + (X_L - X_C)^2}$$
其中：
R= 电阻 — 欧姆电阻
XL = 电感电抗 —— 电感器产生的阻抗
XC = 电容性电抗 — 电容器产生的阻抗
红外辐射（infrared radiation) 寄送包裹和集成电路
尽管压降 的来源多种多样，但管理红外辐射（infrared radiation) 的插装封装和集成电路（IC）是现代电气工程中最重要的领域之一。行业趋势，例如频率提高、多芯片封装以及元器件密度不断提升，领先的 ，促使芯片封装和集成电路（IC）在压降 方面不断进步。
随着数据中心数量和密度的不断增加，电气工程师越来越关注如何降低芯片和封装的能耗。正因如此，这两者的设计流程都包含功耗分析（完整性 ），该分析通过迭代反馈机制，将结果反馈至电气设计（系统设计 ）和功耗分析（领先的 ），从而实现设计优化。
红外辐射（infrared radiation) 半导体设计中的电平下降可分为两种形式：静态和动态。
静态红外辐射（infrared radiation) 压降是指芯片供电网络（PDN）两端的直流压降 。它遵循欧姆定律，随着电路中电流的增大或电阻的增大而增大。静态压降 的主要来源是以下部分的电阻：
- 芯片中的铜金属层或互连层
- 垂直连接各金属层的铜过孔
- 球栅阵列（BGA）连接中的封装引线和焊料
- 封装PCB上机械连接器的连接松动
- 包装PCB上的痕迹
工程师们会尽量将静态红外辐射（infrared radiation) 压降降至最低，因为如果芯片某区域的供电电压相对于电源电压过低，该区域的晶体管切换速度就会低于预期频率。这可能会降低芯片的有效时钟频率，或导致逻辑故障。
动态红外辐射（infrared radiation) 下拉菜单
当芯片上的大量晶体管同时导通或截止时，会导致局部电流急剧增加。由于红外辐射（infrared radiation) 压降等于电流与电阻的乘积，因此压降 会急剧上升。除了电流增加之外，电流的变化还会产生磁场，从而在电路中产生电感，导致压降 出现更大的突变。
对于动态的红外辐射（infrared radiation) 下拉，以下方程定义了压降 ：
$$V_{drop} = (I \times R) + \left(L \times \frac{dI}{dt}\right)$$
其中：
Vdrop =红外辐射（infrared radiation) Drop
I = 电流
R = 电阻
L = 电感
$$\frac{dI}{dt} \text{ = 电流随时间的变化} $$
此类压降 由多种来源生成，包括：
- 封装引线、焊球和PCB走线中的电感
- 互连电感
- 电源层与地层之间的电感
电流和电感的变化会对连接至电源的PDN部分、电源轨以及连接至地线的侧面部分——即地轨——产生影响。 电流的瞬态尖峰会导致电源轨电压下降，称为“电压下陷”；而地轨则会出现暂时性的电压上升，称为“地弹”。这会导致晶体管在电源端看到的电压低于预期，而在地端看到的电压则高于预期，从而降低了电源与地之间的电压差，进而减慢了开关速度。
使用Ansys 的SIwave PCB和封装电磁仿真软件建模的芯片封装中的热分布
如何在电子电路中最大限度地减少压降
工程师们采用多种方法来最大限度地降低电子电路（如PCB、多芯片封装和集成电路）中的压降 。大多数方法侧重于降低电阻、最小化电感，或避免动态红外辐射（infrared radiation) drop中的电流尖峰。其中一些最常见的解决方案包括：
- 关于印制电路板（PCB）：
- 将电源走线替换为电源平面，或用铜填充未使用的区域以进行电源传输
- 加宽或加粗走线
- 尽可能将耗电量大的元件放置在离电源尽可能近的位置，以缩短电流路径
- 增加层间过孔的数量
- 在电源引脚附近添加去耦电容，以缓解动态红外辐射（infrared radiation) 电压降
- 部署热管理措施，将温度控制在可接受范围内
- 提供一条低阻抗的回流路径，以减少地弹现象
- 布局走线、导线、电源层和地层布局 以最大限度地降低电感
- 对于多芯片封装：
- 管理芯片与互连之间的电感
- 采用硅通孔（TSV）将电源从封装底部传输至顶部的芯片，同时控制电感
- 使用中介层在芯片之间传输电力
- 增加连接芯片与中介层的微凸点数量
- 在需要的地方安装去耦电容
- 合理布局传导、接地和电源路径，以最大限度地减少感应
- 适用于集成电路
- 使用更宽的电源网格和更厚的电源层
- 使用电源环向功能模块供电
- 包含片上去耦电容
- 采用电源关断技术，彻底切断芯片中处于空闲状态的模块的电源
- 利用门控时钟 ，避免通过空闲数据路径发送触发器 信号
- 运用设计规则来最大限度地减少感应
利用仿真管理压降
如今，工程师们拥有多种功能强大的仿真工具，可帮助他们识别压降 相关问题并实施解决方案。在选择解决方案时，工程师需要确保其功耗仿真软件能与EDA工具兼容，从而最大限度地减少使用电路布局所需的工作量。
对于大多数数字集成电路（IC）设计而言，工程师通常在性能、功耗和面积（PPA ）优化阶段，通过寄存器传输级（RTL）设计流程首次规划电路行为时，就开始管理压降 。工程师可以结合新思科技 PrimePower使用所提出的电路，在RTL层面上对功耗进行分析、剖析和降低。
在硅芯片原型设计、实现和优化过程中，通过使用 EDA 工具（例如FusionCompiler和3DICCompiler（适用于多芯片设计）），结合设计中的多物理场融合功能，设计人员可以在设计定稿之前预测、发现并纠正潜在的压降 问题。
要理解PCB中的压降 ，首先需要使用一款功能强大的完整性 工具，例如Ansys 的SIwavePCB和封装电磁仿真软件。该软件的优势在于，不仅能够计算静态和动态红外辐射（infrared radiation) 电压降，还能计算热管理仿真所需的发热量，同时还能进行信号完整性 和EMI仿真。
对于集成电路（IC）和多芯片封装，工程师会使用数字电源完整性 签核仿真套件（例如新思科技 的RedHawk-SC软件），将PCB、封装基底 、芯片以及chiplet 的PDN仿真结果整合在一起。同样，对于模拟或混合信号IC，工程师会使用新思科技 的Totem电源完整性 签核平台等工具。
压降 分析结果在 新思科技 RedHawk-SC 软件
在集成电路（IC）的功耗完整性 仿真中，最大的挑战在于可能的信号组合数量庞大，多到无法进行显式分析。因此，工程师会采用以下三种方法之一来测试IC的电路并计算功耗压降 ：
- 基于向量的分析
工程师利用从门级或RTL仿真中得出的开关活动，生成一组向量，这些向量指定了设计中每个电气连接（节点 ）的逻辑状态（0或1）。这种方法的优势在于它能够测试芯片在实际工作条件下的状态。其缺点是，用户可能会遗漏最坏情况下的压降 状态。
- 无向量分析
在设计过程的早期阶段，工程师会利用功率水平的统计估计值来构建最坏情况下的电流曲线。其优点是速度快，且无需像基于向量的分析那样运行多个状态。其缺点是可能会高估压降 。
- 动态分析
当工程师需要更准确地了解其集成电路（IC）中的压降 时，他们会使用 等工具（如SigmaDVD）对PDN进行全时域瞬态仿真，该工具属于 新思科技 RedHawk-SC软件中的SigmaDVD等工具，对PDN进行全时域瞬态仿真。该方法使用与矢量分析相同的数据，但在每个时间步长上求解电路PDN的电阻、电感及电容 （RLC）值。这是确定动态红外辐射（infrared radiation) 压降和地弹现象的最佳方法。它还允许对压降 控制方案（如电源关断）以及IC中的其他高度瞬态事件进行建模。其缺点是计算时间可能较长。
继续阅读
