通用Chiplet 互连快车(UCIe)是一种标准 ,旨在促进单封装内异构芯片片之间的高带宽通信。随着半导体行业不断突破性能、能效和成本效益的界限,UCIe已成为实现这些目标的关键die-to-die 技术。
通过提供标准化接口,UCIe 实现了不同厂商芯片片之间的无缝互操作,从而推动了多芯片设计向更模块化、更具可扩展性的方向发展。
图1:多家公司联手打造一套完整的标准化die-to-die 互连方案(来源:www.uciexpress.org)
UCIe 通过定义一套全面的协议和物理层规范来实现,这些规范用于管理芯片片之间的通信。该标准 确保数据能够以高速传输,同时将延迟和功耗降至最低。UCIe 的关键组件包括:
图 2: UCIe 规范的分层结构
UCIe 的模块化架构使其易于集成且具备可扩展性,因此成为从高性能计算到消费电子等广泛应用领域的理想解决方案。
本指南提供了成功进行多芯片设计所需的关键信息。其中涵盖了多芯片设计的优势和推动因素,以及新项目中的关键考虑因素和指导原则。
UCIe 具有诸多优势,使其成为多芯片设计的理想选择。以下是其中的一些主要优势:
新思科技 提供了一套完整的UCIe IP解决方案,其中包括控制器、物理层(PHY)和验证IP。我们的UCIe IP在每引脚40Gbps的速率下运行,同时完全符合UCIe规范。这一全面的解决方案确保设计人员能够将UCIe无缝集成到其芯片设计中,从而实现高性能和高效率。
新思科技“UCIe IP 解决方案旨在满足最高的质量和可靠性标准。凭借我们在半导体设计和验证方面的深厚专业知识,我们为客户提供在快速发展的多芯片设计领域取得成功所需的工具。”
用于实现快速、可靠的Die-to-Die 连接的高品质IP解决方案