Synopsys
Ansys

什么是 UCIe?

新思科技 编辑部

2022年2月17日 / 阅读时间3分钟

定义

通用Chiplet 互连快车(UCIe)是一种标准 ,旨在促进单封装内异构芯片片之间的高带宽通信。随着半导体行业不断突破性能、能效和成本效益的界限,UCIe已成为实现这些目标的关键die-to-die 技术。

通过提供标准化接口,UCIe 实现了不同厂商芯片片之间的无缝互操作,从而推动了多芯片设计向更模块化、更具可扩展性的方向发展。

各公司携手建立完整的标准化晶粒间互连

图1:多家公司联手打造一套完整的标准化die-to-die 互连方案(来源:www.uciexpress.org) 

UCIe 是如何工作的?

UCIe 通过定义一套全面的协议和物理层规范来实现,这些规范用于管理芯片片之间的通信。该标准 确保数据能够以高速传输,同时将延迟和功耗降至最低。UCIe 的关键组件包括:

  1. 物理层:该层负责处理数据传输所采用的电气特性和信号传输方式。根据 v2.0 规范,UCIe 定义了一种高速、低功耗的物理层,支持每引脚最高 32Gbps 的数据速率。
  2. Die-to-Die 适配器层: 适配器层 负责链路管理功能以及协议 的仲裁和协商。它还包括基于循环冗余校验(CRC)和重试机制的可选纠错功能。
  3. 协议 层: 协议 层 定义了数据交换的规则和规范,包括指令集和响应格式。该层确保了不同制造商生产的芯片片之间的兼容性。
UCIe 规范的分层结构

图 2: UCIe 规范的分层结构

UCIe 的模块化架构使其易于集成且具备可扩展性,因此成为从高性能计算到消费电子等广泛应用领域的理想解决方案。


借助 新思科技 多芯片解决方案电子书

Multi-Die(多芯片)入门指南

本指南提供了成功进行多芯片设计所需的关键信息。其中涵盖了多芯片设计的优势和推动因素,以及新项目中的关键考虑因素和指导原则。


UCIe 的优势

UCIe 具有诸多优势,使其成为多芯片设计的理想选择。以下是其中的一些主要优势:

  • 高带宽:根据 v2.0 规范,UCIe 支持每根引脚高达 32Gbps 的数据速率,从而实现芯片片之间超高速的通信。
  • 低延迟: 标准 的高效协议 可将延迟降至最低,确保快速的数据传输和敏捷的响应。
  • 能效:UCIe 的低功耗物理层有助于降低整体功耗,因此适用于对能耗要求较高的应用场景。
  • 可扩展性:其模块化架构便于轻松扩展,可适应chiplet 技术未来的进步。
  • 互操作性:通过提供标准化接口,UCIe 确保了不同厂商的芯片片段之间能够无缝互操作。
  • 成本效益:能够 灵活组合来自不同来源的微芯片,可在芯片设计和制造过程中显著降低成本。
  • 封装技术: 通过支持有机基底 以及高密度先进封装技术,实现 功耗与性能之间的权衡。

UCIe 和 新思科技

新思科技 提供了一套完整的UCIe IP解决方案,其中包括控制器、物理层(PHY)和验证IP。我们的UCIe IP在每引脚40Gbps的速率下运行,同时完全符合UCIe规范。这一全面的解决方案确保设计人员能够将UCIe无缝集成到其芯片设计中,从而实现高性能和高效率。

新思科技“UCIe IP 解决方案旨在满足最高的质量和可靠性标准。凭借我们在半导体设计和验证方面的深厚专业知识,我们为客户提供在快速发展的多芯片设计领域取得成功所需的工具。”

Synopsys UCIe IP 解决方案

用于实现快速、可靠的Die-to-Die 连接的高品质IP解决方案

相关资源


相关博客文章

Ask BETA This experience is in beta mode. Please double check responses for accuracy.

结束聊天

关闭此窗口将清除您的聊天记录并结束本次会话。您是否确定要结束本次聊天?