EDA工具
System
IP
SolvNetPlus
培训中心
定义
在定义物理综合之前，先定义逻辑综合会很有帮助。逻辑综合由 新思科技，逻辑综合以用Verilog 或VHDL等高级语言表达的电路描述作为输入。其他输入还包括设计的时序约束以及具体的目标实现技术。随后，逻辑综合软件会分析这些输入，并将它们映射到一组特定的、相互连接的逻辑元件上，这些元件取自单元库，而单元库也是该过程的输入之一。逻辑综合的目标包括优化最终设计的时序、面积和功耗。
多年来，逻辑综合一直是设计集成电路（IC）的一种非常有效的方法。逻辑综合的输出结果随后会被传递给布局布线工具，该工具会执行必要的步骤，将电路在硅片上进行物理实现。然而，在先进工艺节点上，这一流程会失效。 在布局 和布线 之后，与布线相关的物理效应（例如信号延迟增加和压降 ）以及由于某些器件的邻近 而产生的寄生参数 效应，导致电路的“物理”版本与“逻辑”版本的行为出现差异。结果是，为了获得可工作的设计，需要在逻辑综合和布局布线之间进行多次迭代。
物理综合会将这些实现效应纳入考虑。设计初期的布局方案，加上详细的布线 估算，有助于提供关于前述物理效应的早期数据。因此，物理综合提供了一种收敛性设计流程，所需迭代次数大大减少。
物理合成是如何进行的？
物理综合的总体目标是在设计过程的早期阶段就充分细致地考虑后期实现的影响，从而建立一个收敛的设计流程。这样，早期设计结果就能满足后期实现的要求，同时最大限度地减少返工需求。这种在早期阶段就考虑后期影响的一般过程被称为“左移”方法。
在物理合成设计流程中，会针对布局 信息制定设计的早期布局方案，并据此对布线 需求进行估算。最先进的设计流程在这些早期阶段就采用与最终签核阶段相同质量的工具。这得益于流程中所有工具共享的统一数据模型。
基于这些初步估算，在逻辑综合阶段可以采用更精确的布线效应以及由布局 引起的寄生效应和拥塞，以确保在进行物理实现时，最终设计能更接近最终要求。
| 属性 | 逻辑综合 | 物理合成 |
| 输入数据 | RTL（例如，Verilog ），时序约束，目标工艺 | RTL、早期布局图、布线 估算、符合签核标准的工具 |
| 物理效应的考虑 | 不予考虑 | 布线延迟，压降 ，寄生效应，布局 拥塞 |
| 设计流程的影响 | 需要使用布线和布局工具进行多次迭代 | 收敛性更强，所需迭代次数更少 |
| 方法类型 | 从前端到后端的顺序流程 | “左移”：对后期影响的早期建模 |
| 结果准确度 | 没有物理反馈时，准确度会降低 | 更接近最终要求，返工量最小 |
物理合成的重要性
在先进工艺节点中，布线和布局 带来的物理效应十分显著。如果在综合阶段未考虑长布线引起的延迟和电压降，就很难满足芯片在功耗、性能和面积方面的要求。这会导致前端与后端设计之间进行大量反复迭代，从而增加设计项目成本，并显著延长完成设计所需的时间。
物理合成的优点
物理综合的主要影响在于形成了一个可预测且收敛的设计流程，随着设计从前端到后端再到流片，对返工和修正的需求降至最低。这种收敛的设计流程使芯片能够更快地推向市场，并确保更高的质量。 更快的上市时间 （从设计到量产）能够通过早期市场领先优势，为任何先进设计项目带来更大的市场份额，从而对其生命周期内的总收入产生显著的积极影响。产品质量的提升也能带来类似的效益。
| 优势 | 描述 |
| Convergent Design Flow | 随着设计从前端向后端推进，最大限度地减少返工 |
| 更快上市时间 | 减少设计迭代次数，加快项目完成进度 |
| 产品质量的提升 | 错误更少，且更能满足功耗、性能和面积方面的目标 |
| 更高的收入潜力 | 尽早进入市场有助于提高市场份额和盈利能力 |
继续阅读
