EDA工具
System
IP
SolvNetPlus
培训中心
定义
操作 数字逻辑设计是指创建基于二进制文件 信号的电子电路的过程——这些信号通常由两个电压电平表示：0（低）和1（高）。这些电路实现了布尔逻辑，这是代数的一个分支，其中变量只有两个可能的值：真或假。通过利用称为逻辑门的基本构建模块，数字逻辑设计使电子设备能够对二进制文件 信息进行操作、处理和存储。
与处理连续信号的模拟设计不同，数字逻辑设计关注的是离散信号，因此对误报 和变异性 具有更强的抗干扰能力。这一特性使得数字逻辑设计成为大多数现代计算、人工智能和控制应用的首选方法。
什么是数字逻辑设计？
数字逻辑设计是指利用逻辑门和组合逻辑/时序逻辑结构来构建能够执行特定功能的数字电路的过程。它是微处理器、人工智能和存储芯片、数字通信系统以及嵌入式控制器等设备的设计基础。
在现代数字硅芯片设计中，逻辑综合和EDA工具通过将高级设计描述自动转换并优化为硬件实现，发挥着至关重要的作用。
数字逻辑设计的主要组成部分包括：
- 逻辑门： 数字逻辑设计的基本单元 或构建模块。每个逻辑门根据其输入执行特定的布尔运算。常见的逻辑门功能包括与（AND）、或（OR）、非（NOT）、与非（NAND）、或非（NOR）、异或（XOR ）和异或非（XNOR）。
- 组合逻辑电路： 其输出仅取决于当前输入集的电路 。例如：加法器（算术运算）、多路复用器（数据布线 ）、编码器、解码器和比较器。
- 时序电路：其输出既取决于当前输入，也取决于过去的输入历史。这类电路包含存储元件，例如触发器、锁存器、寄存器和计数器。
- 硬件描述语言（HDL）：一种 旨在通过软件结构来描述数字逻辑设计的计算机 语言。当进行编译或综合时，它不会生成可执行的软件，而是生成一个数字逻辑电路——由门及门与门之间的连接组成，该电路能够复现《数字逻辑手册》（HDL ）中描述的功能。HDL的示例包括VHDL和Verilog 。
- 寄存器-传输级（RTL）描述： 通过描述寄存器之间数据的流转以及对这些数据执行的逻辑运算，来规定 数字逻辑电路的行为。RTL描述使用HDL编写。
- 集成电路（IC）：现代数字逻辑通常通过集成电路来实现，这些集成电路可能包含数百万甚至数十亿个逻辑门。现场可编程门阵列（FPGA）和专用集成电路（ASIC）是复杂数字逻辑设计的常见平台。
数字逻辑的主要应用：
- 计算：CPU、GPU、AI 和内存模块。
- 通信：路由器、交换机和调制解调器。
- 控制系统：机器人技术 、工业自动化、汽车电子及 ADAS。
- 消费电子产品：智能手机 、平板电脑、智能电视。
数字逻辑设计是如何工作的？
数字逻辑设计涉及一个结构化的工程流程，通常包括以下几个高层次的步骤：
| 步骤 | 描述 |
| 需求分析 | 定义所需功能、输入、输出及约束条件 |
| 逻辑综合 | 将HDL 转换为门级设计，并针对约束条件进行优化 |
| 仿真与验证 | 模拟网表 以验证其运行是否正确以及时序是否正确 |
需求分析：
设计过程首先从定义目标硅芯片或更大芯片中某个子模块的预期功能开始。这可能简单如二进制文件 中的加法器，也可能复杂如高性能的CPU 、GPU 或人工智能神经网络芯片。需求通常从输入、输出、性能、功耗及其他约束条件等方面进行规定。
数字逻辑设计的要求包括进行架构分析和探索，以确定设计的最优架构。这是一个关键步骤，因为所选架构是设计的核心。次优的架构将导致次优的逻辑设计。
逻辑综合：
将高级、可供人类阅读的硬件描述（用HDL编写）转换为适合在硅片（如FPGA或ASIC）上实现的门级表示形式的自动化过程。该过程会考虑面积、速度和功耗等设计约束，以生成经过优化的网表 ——该文件包含逻辑门及其所有互连，以及与“外部世界”的连接。 逻辑综合是逻辑设计的基础工具，它通过指定一种高级语言来描述所需功能，从而实现了大型设计的自动化生成。逻辑综合的关键步骤包括：
- 设计输入: 设计人员通常在RTL层，使用HDL 来指定所需的功能。
- 说明：该工具读取HDL 文件，并解析和扩展设计层次结构。
- 优化：根据逻辑设计工程师指定的约束条件，对合成的逻辑设计进行性能、面积或功耗方面的优化。
- 技术映射：根据将用于制造硅芯片的硅片制造商（代工厂 ），将设计映射到目标库中可用的门类型或单元上。
- 网表 生成：最终输出为逻辑门级网表——一份详细的元件及连接清单。
仿真与验证：
在进行物理实现之前，会使用专门的软件工具对逻辑设计进行仿真，这些工具会读取并处理网表 文件。通过仿真，工程师无需将设计制成硅片，甚至无需进行物理设计，即可验证设计是否运行正确（即是否具备预期功能）、测试各种输入场景，并发现潜在问题。仿真的不同类型包括功能仿真和时序验证。
基于综合的数字逻辑设计优势
多年前，数字逻辑设计主要依靠人工完成——通过真值表和布尔代数手工设计数字逻辑电路，并绘制显示各逻辑门连接关系的原理图。随着自动逻辑综合技术的出现——即根据RTL描述自动生成数字逻辑设计——EDA软件能够通过将输入的RTL编译为实际的门级网表来生成大型复杂设计，并对其进行优化。
| 优势 | 描述 |
| 可靠性与精度 | 确保输出符合RTL规范，消除人为错误 |
| 可扩展性与模块化 | 由简单模块构建而成的复杂系统，支持代码复用 |
| 速度与效率 | 快速创建大型设计，并针对约束条件进行优化 |
| 可编程性与灵活性 | 利用HDL轻松进行修改和重新合成 |
主要优势包括：
- 可靠性和精度：逻辑综合软件可确保生成的逻辑设计——无论规模多大——始终能精确实现RTL规范，从而消除人为错误。验证软件可通过将RTL规范与生成的门级设计网表 进行比较，来确认输出设计的逻辑正确性 。
- 可扩展性与模块化：通过组合简单的逻辑模块，可以构建复杂的系统。这种模块化简化了设计、测试和维护工作，从而能够快速开发 并集成新功能。经过验证的RTL模块（例如加法器、比较器、算术逻辑单元等）可作为其他新设计的一部分被重复利用。
- 速度与效率：逻辑综合软件能够快速高效地生成由数千甚至数百万个相互连接的逻辑门组成的数字芯片设计，且无需人工干预。设计工程师可以向综合工具指定约束条件，例如时序、功耗或面积约束，从而引导软件生成最优的输出结果网表 。
- 可编程性与灵活性：由于HDL允许通过高级语言来定义逻辑设计，因此逻辑设计人员可以非常轻松地进行修改、添加或删除逻辑等操作，并快速重新综合。HDL使逻辑设计具有高度的可编程性和灵活性。
仿真与验证：
在进行物理实现之前，会使用专门的软件工具对逻辑设计进行仿真，这些工具会读取并处理网表 文件。通过仿真，工程师无需将设计制成硅片，甚至无需进行物理设计，即可验证设计是否运行正确（即是否具备预期功能）、测试各种输入场景，并发现潜在问题。仿真的不同类型包括功能仿真和时序验证。
What Solutions Does Synopsys Offer?
1987年， 新思科技 推出了其首款逻辑综合产品——DesignCompiler ，该产品通过将高级RTL描述编译（或“综合”）为优化的门级实现，彻底改变了数字芯片的设计方式。 新思科技 是首家将该技术商业化，并使其在半导体行业得到广泛应用的公司。
如今， 新思科技 已将DesignCompiler 的逻辑综合功能与FusionCompiler 软件产品中的物理设计步骤相结合，从而提供了一套完整的硅片设计解决方案。作为统一的设计环境，FusionCompiler 集成了设计布局规划 、逻辑综合与设计、物理设计、优化及分析等功能，为硅片芯片设计提供全程支持。
逻辑设计常见问题解答
利用逻辑门和组合逻辑/时序逻辑结构，设计能够执行特定功能的数字电路的过程。
逻辑门是硅芯片设计的基本组成单元。它们被放置在硅芯片上，并通过逻辑连接和物理连接布线 相互连接。
高级描述语言（或称HDL ）是一种用于在较高抽象层次上描述数字逻辑设计的计算机语言。
规定了数字逻辑电路在寄存器之间数据流以及对该数据执行的逻辑运算方面的行为。
逻辑综合是一种由软件驱动的自动化过程，用于将高级RTL描述转换（或“编译”）为优化的门级实现。
逻辑综合的输出——即门级网表 ——是对数字电路的详细描述，其中设计通过基本逻辑门及其互连关系来表述。
继续阅读
