Synopsys
Ansys

什么是光刻 ?

梁嘉莉

2025年10月24日 / 阅读时间:5分钟

定义

光刻 是半导体制造中的基础工艺,用于将复杂的图案转移到硅片上,以形成集成电路和其他微型器件。其核心在于利用光掩模——即承载电路图案的精密模板——将光敏材料(称为光刻胶)曝光。 光刻工艺(光罩 )定义了随后在晶圆上进行蚀刻或沉积的形状和特征,从而能够制造出极其微小且复杂的结构,这些结构为微处理器、存储芯片和传感器等现代电子设备提供动力。

各种光刻 技术根据所用光的波长而有所区别。光学光刻 技术(包括深紫外(DUV)和浸没式光刻 技术)仍是该行业的支柱,可提供成熟、高吞吐量 的晶圆图案化工艺。极紫外(EUV )技术凭借更短的波长将特征尺寸进一步缩小,使其成为先进工艺节点不可或缺的技术,尽管成本较高。 相比之下,电子束(电子束 )光刻 主要用于直接写入,特别是在光罩 的制造中。这些技术共同推动了摩尔定律的演进,促进了器件特征尺寸的持续缩小,并实现了性能、能效和功能性的提升。 

光刻 绝非简单的重复步骤,如今它已将物理学、化学和计算建模融合成一门高度复杂的学科。其发展对于推动半导体技术进步和塑造电子学的未来依然至关重要。 

光刻 是如何运作的?

光刻 其工作原理是通过含有所需电路图案的光罩 将光投射出去。光线穿过缩小透镜,聚焦到涂有光刻胶的硅片上。根据所使用的是正性光刻胶还是负性光刻胶,曝光区域会分别硬化或变得可溶解,从而在后续制造步骤中实现选择性去除。

千分之一英寸级晶圆上的纳米级素描

这种图案化的光刻胶会引导后续工艺,例如蚀刻 、离子注入或淀积 ,将光刻掩模上的图案转移到晶圆上。通过逐层重复这一过程,制造商能够构建出构成现代集成电路(IC)的复杂结构。

毫米级晶圆上的纳米级素描(第二部分)

在半导体微缩化中的作用

光刻 长期以来,这一直是决定半导体行业能够将器件微缩推进到何种程度的关键因素。通过控制可制造的最小特征尺寸,光刻 限定了晶体管密度、性能和能效的上限,因此成为摩尔定律背后的制约因素。 从深紫外浸没光刻(DUV immersion)到极紫外光刻(EUV ),每一次技术飞跃都使晶圆厂能够缩小关键尺寸、缩短间距,并简化或消除多重光刻步骤。这些改进直接转化为更高的良率、更低的变异性以及更优的每晶体管成本,从而使行业能够按计划推出新的技术节点。由于光刻工艺(光刻 )决定了设计团队必须遵循的最小特征尺寸和对准公差,它不仅推动了制造能力的发展,还塑造了设计规则,并最终影响了半导体生产的经济性。

随着设备日益小型化,光刻 面临的主要挑战有哪些?

随着半导体器件的持续微型化,光刻 在分辨率、灵敏度以及工艺波动性方面面临重大挑战。特征尺寸越小,就越容易受到工艺波动和缺陷的影响,例如线边粗糙度,以及由光子、电子和光刻胶分子随机行为引起的随机效应。这些问题可能会影响器件性能和良率。 尽管EUV 光刻 技术已推动了微缩进程,但其同样正逼近物理极限,这促使业界转向高数值孔径(High-NA)技术EUV ,该技术通过使用更大的透镜光学元件来实现更高的分辨率。为应对这些挑战,工程师们越来越多地依赖预测性仿真工具和严格的工艺控制,以在潜在问题发生前就加以识别并缓解,从而确保先进工艺节点的可制造性。 

高级光刻 仿真——计算光刻

在先进工艺节点上,光线或工艺的细微变化都可能影响良率。正因如此,计算光刻技术(光刻 )变得至关重要——它利用强大的仿真和建模能力来预测畸变、优化光罩设计,并突破图案化技术的极限。以下功能重点 了计算光刻技术(光刻 )发挥关键作用的核心领域:

  • 光学邻近 校正(OPC )是指通过修改光刻掩模布局来补偿光学系统引起的畸变,从而确保刻印出的特征与预期设计高度吻合。

  • 亚分辨率辅助特征(SRAF)是 添加到光罩上的微小、不成像的元素,通过影响衍射图案来提高图像保真度和工艺窗口。

  • 反向光刻 技术(ILT)利用数学优化方法,计算出在晶圆层面上以高精度实现设计目标所需的掩模形状。

  • 光源掩模优化(SMO)通过联合优化照明光源和掩模特征,以最大限度地提高工艺宽容度和良率。

  • 光刻胶和工艺建模可模拟光刻胶材料的行为以及整个光刻工艺,从而能够预测和控制曝光和开发 过程中特征的形成。

通过将计算技术光刻 集成到工艺开发 中,制造商能够克服亚波长光刻 、加速 良率提升方面的挑战,改进工艺稳定性 ,并优化光罩合成 以满足OPC 的需求。随着行业为高数值孔径EUV 技术做准备,这些技术对计算能力的要求也日益提高。在此背景下,GPU 加速技术正成为一项突破性进展,它能够实现曲线光掩模优化以及制造规模下的高数值孔径模拟。 

光刻 与其他微加工技术有何不同?

光刻 在微加工技术中,该技术独树一帜,因为它能够将复杂图案精确且可重复地转移到基底 上。其他方法,如蚀刻 、淀积 或掺杂,虽然会改变晶圆的表面或材料特性,但光刻 作为蓝图绘制步骤,用于确定这些改变化将发生的位置。这种图案化能力对于构建现代集成电路中的多层结构至关重要。

相比之下,诸如电子束 光刻 、直接写入激光烧蚀或聚焦离子束刻蚀等技术虽然无需光罩即可形成图案,但通常速度较慢,且在批量生产方面可扩展性较差。光刻能够以亚纳米级精度同时在整个晶圆表面形成图案,这正是它成为半导体、MEMS和光子器件批量生产中不可或缺的技术的原因。

光刻 和 新思科技

新思科技 是电子设计自动化(EDA)和半导体软件解决方案领域的全球领导者,提供先进的光刻 仿真工具,助力工程师和器件制造商应对现代光刻工艺的复杂性;如今,借助GPU 计算技术的加速,该解决方案能够为下一代工艺节点提供更快的周转速度和更强的可扩展性。

 

新思科技 Proteus:光罩合成 以及OPC

新思科技 Proteus™ 是一款适用于光罩合成 和OPC 的领先的 解决方案,可在先进工艺节点上实现精确的晶圆图案化。该方案利用基于物理的模型和自动化技术来优化光罩布局,并与 新思科技 光刻 以及工艺仿真工具。

核心能力:

  • 高精度OPC ,确保图案还原度可靠

  • 可扩展的数据处理,用于快速生成掩模

  • 与S-Litho™ 和TCAD 集成,以优化工作流程

  • 直观的用户界面,可高效完成设置和分析

Proteus 提高了可制造性,是所有先进工艺节点所必需的关键良率保障技术。  

 

新思科技 Mask 数据预处理:简化数据准备流程

光罩数据准备(MDP )将复杂的设计转换为光罩制造所需的数据格式。 新思科技 MDP 该工具可自动完成数据验证、格式转换和分片处理,确保光罩写入高效且准确。

核心能力:

  • 数据完整性 的校验与格式转换

  • 自动数据断层处理与邻近 校正

  • 通过压缩和冗余消除加快处理速度

  • 与验证工具的集成,用于质量保证

高效的MDP 对于在先进工艺节点上及时生产光掩模和制造高质量晶圆至关重要。

 

新思科技 S-Litho 与 S-Metro:光刻 和测量 模拟

S-Litho和S-Metro凭借互补的优势,为工艺优化与控制提供支持。S-Litho 提供针对光学、EUV 以及电子束 光刻 的预测性光刻 仿真,而 S-Metro 则提供基于数据的测量 分析与表征。

核心能力:

S-Litho:

  • 基于物理原理的预测性光刻 仿真,与TCAD 集成,实现器件-工艺协同优化

  • 工艺窗口、光刻 以及光刻胶效应的建模

  • 针对图案化优化的光罩/晶圆相互作用研究

S-Metro:

  • 测量 用于光罩和晶圆的数据分析环境

  • 处理并分析测量数据,以评估光刻性能

  • 支持光罩 认证、工艺窗口评估以及模型校准输入 

S-Litho 和 S-Metro 共同助力制造商优化良率、最大限度地降低工艺波动的影响,并加速 技术开发 。

继续阅读

Ask BETA This experience is in beta mode. Please double check responses for accuracy.

结束聊天

关闭此窗口将清除您的聊天记录并结束本次会话。您是否确定要结束本次聊天?