什么是高带宽内存 3（HBM3）？

存储容量增加

HBM3 支持最高 32 Gb 的密度和最多 16 层堆叠，从而实现最高 64 GB 的存储容量。与 HBM2E 相比，这几乎增长了 3 倍，为高级应用提供了更多的内存。

更快的数据传输速率

HBM3 的最高速率达到 6.4 Gbps，几乎是 HBM2E（3.6 Gbps）的两倍。在不久的将来，市场可能会迎来第二代 HBM3 设备。 只需回顾一下 HBM2/2E、DDR5（从 6400 Mbps 升级至 8400 Mbps）以及 LPDDR5（最高 6400 Mbps，随后迅速被运行速度达 8533 Mbps 的 LPDDR5X 取代）的速率演变历程即可。因此，HBM3 突破 6.4 Gbps 也是合乎情理的。

提高能效

HBM2E 已经实现了最低的每比特传输能耗，这主要得益于其未终端化的接口设计，但 HBM3 在此基础上实现了显著提升。与 HBM2E 的 1.2V 核心电压相比，HBM3 将核心电压降低至 1.1V。  除了核心供电电压降低了 100mV 之外，HBM3 还将 I/O 信号电压从 HBM2E 的 1.2V 降至 400mV。

增强型通道架构

HBM3 保持了HBM DRAM 的整体接口大小不变——1024位数据。不过，这个1024位接口现在被划分为16个64位通道，或者更重要的是，32个32位伪通道。  由于伪通道的宽度已缩减至 4 字节，因此内存访问的突发长度增加至 8 字节——从而保持了 32 字节的内存访问包大小。伪通道数量的翻倍将带来相较于 HBM2E 的性能提升。结合数据速率的提升，HBM3 能够提供比 HBM2E 显著更高的性能。

高级 RAS 功能

HBM3 在可靠性、可用性和可维护性（RAS）方面进行了多项改进，包括片上纠错码（ECC）。当 HBM3 DRAM 器件处于自刷新模式时，或当主机发出“刷新所有存储银行”命令时，该器件还支持错误检查与清理（ECS）功能。 可通过IEEE 标准 1500测试访问端口（TAP）访问ECC透明度寄存器，从而获取ECS操作的结果。HBM3标准的新RAS功能支持刷新管理（RFM）或自适应刷新管理（ARFM）。

新型时钟架构

HBM3 通过将传统的主机到设备时钟信号与数据选通信号解耦，改变了时钟架构。 事实上，虽然 HBM3 中 WDQS 和 RDQS 的新最大速率为 3.2 GHz（可实现高达 6.4 Gbps 的数据传输速率），但从主机到设备方向的 CK 最高运行速率仅为 1.6 GHz（即使数据通道以 6.4 Gbps 运行时也是如此）。 将时钟信号与选通信号解耦，使得时钟信号的运行速度可以比数据选通信号慢得多。由于 CA 时钟总线 的最高速率被限制在 1.6 GHz，因此 CA 上的信息最大传输速率现为 3.2 Gbps。  虽然HBM2E要求CA传输速率为3.6 Gbps，但HBM3仅要求命令和地址（CA）传输速率为3.2 Gbps。

高速内部时钟

全新的 HBM3 时钟架构使用户在从 HBM2E 迁移至 HBM3 时，能够继续专注于低延迟、高性能的解决方案。HBM3 环境下，CA 的最高定义频率为总线 ，而数据选通频率操作 为 3.2 GHz。 这使用户能够为 HBM3 控制器和 PHY 实现DFI 1:1:2 的频率比。在此情况下，控制器DFI 、PHY 和内存时钟均以 1.6 GHz 运行，而数据选通频率为 3.2 GHz。这为设计人员提供了 CA 接口的DFI 1:1 频率比以及数据的DFI 1:2 频率比，所有这些都最大限度地降低了延迟。