EDA工具
System
IP
SolvNetPlus
培训中心
定义
在电子设计中，“毛刺”是指组合逻辑电路中不必要的信号跳变，而“毛刺功耗”（Glitch Power）则指由毛刺消耗的功耗。这些额外的开关活动可能会导致动态功耗增加高达40%。 毛刺的数量与系统级芯片（SoC）执行的操作数量成正比，这使得毛刺成为人工智能（AI）加速器需要解决的一个重要问题——在AI加速器中，各处理单元（tiles）会执行大量操作。由于毛刺可能引发潜在的机电（EM）问题以及红外辐射（infrared radiation) 电压骤降问题（甚至可能波及电网），因此设计人员应通过设计、实现或工程变更（ECO）工具来抑制毛刺。
对于设计人员而言，要识别毛刺并揭示其造成的额外功耗，就需要特别关注单元延迟和布线延迟。当组合逻辑电路路径内的信号时序不平衡时，就会产生毛刺，从而引发竞争条件。借助准确的延迟信息，设计工具能够捕获这些毛刺，并测量因额外开关活动而导致的功耗。
由于在硬件上运行人工智能算法时会执行大量操作，因此毛刺功耗已成为影响总体功耗的关键因素。 毛刺功耗可能占总功耗的40%。此外，由于AI硬件采用对称且可复制的架构，在设计周期的早期阶段——理想情况下是在系统级或RTL级——确定最优的毛刺微架构至关重要。降低高度复制的模块功耗，将在芯片级带来显著的节能效果。 通常，毛刺功耗是在设计流程的非常后期——即能够进行包含时序延迟的门级仿真时——才被计算出来的。此时已为时过晚，无法对微架构进行修改，也无法在实现阶段将毛刺功耗纳入功耗预算的考量范围，更无法实施针对性的工程变更（ECO）来降低毛刺功耗。因此，在设计周期的早期阶段就部署毛刺功耗分析解决方案，并结合考虑延迟和毛刺因素的向量生成技术，至关重要。
“故障能量”是如何运作的？
如果组合逻辑电路路径内的信号时序不平衡，就会导致故障，从而引发竞争条件。这会产生不希望出现的信号跳变，从而导致额外的动态功耗（可能领先的 ，最高可达40%的额外动态功耗）。
可以通过采用考虑时序因素的解决方案和功耗分析工具，在门级测量毛刺功耗。此外，还有新技术可用于通过RTL或零延迟仿真来测量毛刺功耗。
毛刺功耗是实现工具功率优化的一种成本函数。实现过程利用毛刺产生的额外切换机会，做出更优的决策，以抑制这些毛刺，或将其放置在能最大限度减少其对EMIR影响的位置。
该服务提供哪些解决方案？ 新思科技 提供哪些解决方案？
新思科技 提供了一套端到端的RTL到门级毛刺功耗分析与优化解决方案。在RTL层，PrimePowerRTL能够按层次结构计算并报告毛刺功耗，从而识别出毛刺功耗较高的实例。它还能定位产生最高毛刺功耗的RTL源代码行，以便设计人员进行“假设分析”，从而降低毛刺功耗。 这在人工智能（AI）和机器学习（ML）硬件中尤为适用，由于运算量巨大，此类硬件的毛刺功耗通常较高。对单个模块进行毛刺功耗优化，可在系统级芯片（SoC）层面实现显著的功耗节省。
PrimePower 解决方案还支持利用 RTL 仿真进行延迟/毛刺感知向量生成。该产品能够基于任何给定的网表 （综合输出、CTS 输出、布局布线输出等）的 RTL 仿真结果，生成带有毛刺注释（IG 和 TG）的 SAIF 以及延迟感知 SAIF。 在实现阶段（FusionCompiler ）或工程变更（ECO，PrimeClosure）过程中，可使用 SAIF 或 FSDB 进行考虑毛刺影响的优化。
最后，PrimePower的门级功耗分析和黄金功耗签核功能可通过零延迟门级仿真或考虑时序的仿真来执行毛刺功耗分析，其结果与SPICE 的功耗数据高度吻合。
新思科技.ai：基于人工智能的电子设计自动化（EDA）
借助我们先进的 AI 驱动解决方案套件，优化硅性能、加快芯片设计并在整个 EDA 流程中提高效率。
继续阅读
