静态和形式验证 

下一代静态和形式验证解决方案 

设计和验证工程师可结合使用 VC Formal, VC LPSpyGlass 无需复杂的设置、测试平台或激励,即可在设计流程的早期快速分析并检查 RTL 设计。这样可在仿真之前发现大部分缺陷并进行修复,提高仿真的速度和效率,并减少总体成本、时间和精力。Synopsys SpyGlass和形式验证解决方案基于下一代数据库和引擎构建,可提供验证最大、最复杂设计所需的功能和性能。此外,VC Formal和 VC LP 均通过类似 Design Compiler 的 TCL 支持提供了统一设计读取和通用的外观,以便快速轻松地采用,并提供出色的易用性和调试手段。

  • 工具
 

 
早期SoC设计分析技术

  • VC LP
  • 先进的低功耗静态检查解决方案more




 
对大而复杂的多电压SoC设计、所有类型的存储器,全定制的逻辑和输入输出电路提供了完备的等效性检查

  • HECTOR
  • 下一代模块级一致性形式化检查工具more

 
无需开发测试平台、断言或覆盖率,即可为独立开发的多个模型,或者为持续设计改进所需的无遗漏验证,提供高性能的检查。



NewsArticlesBlogsSuccess StoriesWhite PapersWebinarsVideos