验证系统 

用于加快创新的全面物理验证 

Synopsys Galaxy™ 设计平台中采用 IC Validator 的物理验证为设计规则检查 (DRC)、版图与原理图互连性对照验证 (LVS) ,金属填充,和可制造性增强 (DFM) 提供了技术领先,经产品化验证的签核解决方案。所有主要的晶圆厂均支持 IC Validator 作为成熟工艺节点设计以及20nm及以下先进新兴工艺节点设计的签核解决方案。它包含了与 IC Compiler 和IC Compiler II 物理实现、StarRC 寄生参数提取及 Custom Designer 混合信号设计等领先设计工具间用于提升生产力的连接。 IC Validator 的 In-Design 物理验证在 IC Compiler 及 IC Compiler II 的环境中运用感知时序的金属填充, DRC 修正和双重及三重图形纠正加快了设计收敛。

  • 工具
 

 
包含可与ICC及ICCII配合实现 In-Design功能的签核DRC/LVS解决方案
PDF下载数据手册 (PDF)