Synopsys
Ansys

什麼是「穩健性分析 」?

新思科技 編輯部

2022年2月7日 / 閱讀時間 2 分鐘

定義

穩健性分析 是指在電壓、製程和溫度等變異效應存在的情況下,分析設計性能的過程。它提供了額外的統計指標來衡量性能,並與 靜態時序分析 ,並能增強晶片對變異的抗干擾能力,同時透過解決最壞情況下的設計限制,推動功耗、效能與面積(PPA)的改善。

穩健性分析 是如何運作的?

穩健性分析 其運作方式是計算統計指標,用以衡量設計/路徑/單元在存在變異時之效能缺失。變異分析會建模路徑間的相關性,以提升面對局部變異時的穩健性

在電壓分析的情況下,該工具會掃描路徑中該節點的電壓,以計算路徑的餘裕度為 0 時對應的電壓值。餘裕度為 0 時的電壓與額定工作電壓之間的差值,即定義了該路徑的電壓敏感度

變異類型說明對設計的影響
電壓掃描電壓水準以識別 0 鬆弛閾值用於測定電壓靈敏度與紅外線可靠性
製程影響電晶體性能的製造公差會影響時序路徑,並引入局部變化
溫度環境溫度或結溫的變化會影響時序、造成洩漏,並可能導致延遲變化

好處穩健性分析

穩健性分析 有助於設計師提升晶片的抗變異能力,進一步提升效能並改善 IR 可靠性,且所獲得的效益可根據設計/應用進行優化。例如,對於歸類為 HPC 的設計/晶片,穩健性分析 能透過解決過度設計/保守估算的問題來提升效能;而低功耗設計則可從節省功耗及提升 IR 可靠性中獲益。 需要高西格瑪 (high-sigma) 簽核的應用,例如高良率晶片或安全關鍵型應用(例如:汽車、醫療),可從更高西格瑪層級下增強的穩健性及降低的保守估計中獲益。

穩健性分析 透過以下方式創造價值:  

  • 在存在變異參數的情況下,判定設計失敗的機率
  • 可識別影響設計穩健性的薄弱環節/瓶頸單元,並透過工程變更 (ECO) 提升系統抗干擾能力
  • 透過將安全裕度中的最壞情況假設降至最低,使設計的 Fmax 得以提升
  • 透過識別並優化對 IR 敏感的單元,提升設計的電壓抗干擾能力 
效益說明
增強的抗變異能力降低因電壓、製程及溫度變化而導致故障的風險
功率與壓降優化識別並優化對紅外線敏感或設計過度的電芯
效能提升 (Fmax)將悲觀的設計限制降至最低,以提升頻率
高西格瑪驗收信心度提升關鍵任務型應用程式的可靠性(汽車、醫療)
ECO 指引識別薄弱路徑與單元,以有效執行工程變更指令(ECOs)

穩健性分析 以及 新思科技

新思科技該公司的PrimeShield™ 解決方案提供先進製程節點下的設計穩健性分析 與優化功能,使設計人員能夠在製程與電壓變異性日益加劇的情況下,有效提升設計的穩健性。該解決方案透過將過度保守估算、過大餘量及過度設計降至最低,同時確保設計安全性,使設計人員得以降低設計功耗並提升時脈頻率。 

PrimeShield 能夠迅速識別並推動在階段、路徑及設計層面上對供應電壓降或製造變異性等變動敏感的瓶頸進行優化。 透過專利快速統計方法與突破性的機器學習技術,將「設計穩健性分析 」確立為一種能將失效率降至最低並將 PPA 最大化之方法。「PrimeShield 」在設計「穩健性分析 」與優化方面,速度比現有解決方案快 100 倍至 10,000 倍。該技術可擴展至擁有數十億個電晶體的大規模量產系統單晶片(SoC),同時採用業界標準輸入參數以實現即時部署。

繼續閱讀

Ask BETA This experience is in beta mode. Please double check responses for accuracy.

結束聊天

關閉此視窗將清除您的聊天紀錄並結束本次會話。您是否確定要結束這次聊天? ```