什麼是「RISC-V 」？

作為一種開放標準架構，RISC-V 由「RISC-V International」的會員公司所定義，該組織是 ISA 背後的全球性非營利組織。其宗旨在於，透過合作，會員公司不僅能為處理器創新開闢新途徑，同時也能促進更高層次的設計自由度。

這款免版稅的RISC-V ISA具備一套精簡的核心指令集，所有設計的軟體皆以此為基礎運行。其可選擴充功能讓設計人員能針對各種不同的終端市場量身打造架構。本質上，RISC-V 架構讓設計人員能夠根據目標終端應用進行客製化並打造處理器，從而針對這些應用優化功耗、效能與面積（PPA）。RISC-V 指令集架構還提供了靈活性，讓設計者能從現有功能中自由挑選所需項目，而非必須使用完整的功能集。

雖然RISC-V 最初在市場上的應用主要集中在嵌入式系統和微控制器領域，但其開源架構在高效能運算和資料中心領域也展現出廣闊的前景。 

RISC-V 最初是加州大學柏克萊分校（UC Berkeley）的一個專案，旨在建立一套基於 RISC 原則的開源電腦系統。該系統最初是為學術用途而設計的。此標準經過演進，目前由RISC-V International 負責管理。 

「RISC-V 」國際組織已將總部遷至瑞士，以確保全球設計師能不受任何政府法規限制，維持中立地位。 

支援該標準的生態系統正在成形並持續發展。隨著採用率加速提升，業界合作持續進行，使該架構不斷演進。  

RISC-V 該架構之所以廣受歡迎，是因為它能向處理器提供簡化的指令來執行各項任務。此外，它還讓設計人員能夠打造數千種潛在的客製化處理器，從而加速產品上市時程。處理器 IP 的通用性亦能節省軟體開發時間。RISC-V 的其他優勢包括：

• 其開放標準的特性，使整個產業得以進行合作與創新 
• 通用指令集架構（ISA）有助於簡化軟體開發，因為所有處理器理論上都能採用相同的架構。設計人員可以從簡單的嵌入式裝置到最大的超級電腦，皆採用相同的基礎指令集架構，並根據市場需求量身打造其裝置。相較於以往的指令集架構，RISC-V 指令集架構具備獨特的功能，並可依據需求進行客製化。 
• 提供體積更小、節能且模組化的選項  
• 安全性功能可透過開源參考設計、軟體組成分析工具及安全性擴充功能實現。此外，其開源特性意味著整個RISC-V 架構可在公開領域中受到嚴格審查，從而杜絕後門與隱藏通道。  

RISC-V 這帶來了特殊的挑戰，因為其規格旨在為通用處理器提供可配置且可客製化的解決方案。指令集規格（ISA）中定義了眾多選項與變體，且允許使用者透過新增自訂指令來進一步擴展該指令集。因此，任何RISC-V 驗證解決方案都必須具備足夠的靈活性，以因應各種客製化需求。

同樣地，隨著RISC-V 架構被應用於高效能運算（HPC）和行動裝置等高階應用領域，其功耗、性能與面積（PPA）要求也日益嚴苛，這需要業界領先的設計自動化工具與方法論。

新思科技，作為RISC-V International的戰略成員，三十多年來一直致力於支援處理器IP的開發與優化，以實現尖端設計的最佳PPA。若終端客戶決定開發RISC-V 指令集架構（ISA）， 新思科技 憑藉其獨特優勢，能協助這些企業設計並全面驗證RISC-V 系統單晶片（SoC）。來自 新思科技 提供的電子設計自動化（EDA）工具，可提供一套開箱即用的強大「RISC-V 」開發與驗證組合。 新思科技 IP 可輕鬆擴展，以支援任何RISC-V 核心。  

• RISC-V 驗證：目前已提供用於驗證與除錯RISC-V 系統設計的產品與方法論，以及 新思科技 EDA 流程、仿真與虛擬原型設計 解決方案，以及進一步支援RISC-V 處理器與 SoC 驗證的方法論。RISC-V 處理器驗證產品包含 新思科技 ImperasDV 驗證環境、ImperasFC 功能覆蓋率，以及STING 測試生成工具。這些產品與業界領先的新思科技 VCS®模擬及 Verdi® 除錯工具緊密整合，以提升效率。VC Formal 產品還配備了用於處理器驗證的RISC-V ISA AIP 擴充模組。 
• 虛擬原型：運用 新思科技 虛擬原型設計 包含Virtualizer™，可運用業界最龐大的交易層級模型（TLM）組合來建立軟體開發用的虛擬原型。特定的RISC-V TLM 模型（ImperasFPM 高速處理器模型）涵蓋 SiFive、Andes、OpenHW、lowRISC，以及 新思科技 ARC-V 核心。ImperasFPM 亦可針對客製化RISC-V 處理器進行建置。此外，我們還提供適用於多種平台的即用型Virtualizer 開發套件 (VDK) 及「起點」VDK，以及確保專案成功的交鑰匙與量產準備服務。
• RISC-V 設計與實作：新思科技 Fusion QuickStart 套件 (QIK)包含實作腳本、參考指南及基準佈局圖，讓設計人員無需從頭開始。透過使用 QIK，並結合新思科技 Fusion Compiler™ RTL 至 GDSII設計產品，以及新思科技 專為晶片設計所開發的設計空間最佳化 (DSO.ai™)人工智慧應用程式，可加速基於RISC-V 的 SoC 設計開發。 新思科技 正與SiFive合作，為 SiFive 的 Intelligence™ X280、Performance™ P550 以及未來的處理器核心提供 Fusion QuickStart 套件 
• RISC-V 使用新思科技 進行 PPA 測量RTL Architect：  RTL Architect 是一款多維度實作預測引擎，可讓 RTL 設計人員預測其 RTL 變更對 PPA 及擁塞的影響。 
• 新思科技 介面 IP: 數以千計的客戶信賴 新思科技 IP 用於其系統單晶片 (SoC) 中，藉此將風險降至最低並加速產品上市時程。 新思科技 提供業界最廣泛的完整且經矽片驗證的 IP 解決方案組合，針對最廣泛使用的介面（例如PCI Express®、CXL、USB、乙太網路、DDR 、HBM、晶粒 至晶粒 、 CCIX、MIPI以及HDMI 。