可程式化電氣規則檢查(PERC)是一種用於檢查積體電路 (IC) 設計中可靠性問題的方法,這些問題無法透過設計規則檢查(設計規則檢查 ,DRC)或層級驗證系統(版圖與電路圖比對 ,LVS)進行檢查。 這些可靠性檢查通常與靜電放電(ESD)相關,但亦可延伸至其他檢查項目,包括電氣過載(EOS)、介電擊穿等。這些規則涉及連通性與網表資訊,同時也需支援針對不同設計進行完全客製化,而這正是透過其可程式化特性所實現的。
PERC 檢查主要分為 4 大類:
由於檢查共有 4 種類型,因此根據檢查類型不同,資料流也會有所差異。PERC 中最基礎的組件是「網表分析引擎」。 該模組在所有流程中均最先執行,也是賦予 PERC 此名稱的可程式化組件。在此階段,系統會讀取網表並進行分析,以提供客戶可能希望了解的任何網表相關資訊。根據檢查類型的不同,此過程可能產生錯誤報告,或將結果傳遞給後續模組。
以下透過一個簡單的方塊圖來說明:
如果待分析的網表來自佈局,則需要執行「LVS Extract」來產生該網表,儘管上文並未顯示此步驟。在這些 PERC 流程中,並不會使用「LVS Compare」。
由於 PERC 是一種可程式化解決方案,因此具有廣泛的用途與應用範圍。設計人員想了解關於網表及其對應形狀的任何資訊,皆可透過程式設定實現。
問題空間有許多劃分方式。最常見的劃分方式是將其區分為 ESD 與非 ESD 應用。
ESD 應用確實佔了 PERC 應用中相當大的比例。在 ESD 檢查方面,四種檢查類型(網表、網表驅動佈局、電流密度及點對點電阻)皆會派上用場。 網表檢查可確認靜電放電(ESD)保護電路是否存在,並可於原理圖或從佈局中萃取的網表上執行。網表驅動佈局、電流密度及點對點電阻檢查均需佈局資料。其中,電流密度與點對點電阻檢查亦會運用StarRC 進行電阻值萃取。
非 ESD 應用通常歸類為「方法論檢查」。這是一個涵蓋範圍廣泛的統稱,意指客戶使用 PERC 類型的檢查來進行各種其他分析。在網表檢查類別中,這可能包括:
在網表驅動的佈局檢查中,最常見的非靜電放電(ESD)應用是電壓依賴間距,但此功能也可用於幾何對稱性檢查及其他應用。電流密度與點對點電阻幾乎完全用於靜電放電(ESD)相關檢查,因此此處不再贅述其他應用。
新思科技「IC Validator 」物理驗證是一套全面的簽核解決方案,包含設計規則檢查(設計規則檢查 , DRC)、層間對齊(版圖與電路圖比對 , LVS)、填充功能等。