什麼是「積體電路 (IC) 」設計？

積體電路（IC）設計是一門至關重要的學科。它構成了當今所有微電子裝置開發的基礎。 這包括驅動筆記型電腦和手機的微處理器、驅動電腦螢幕和電視機的影像處理電路，以及應用於穿戴式和植入式醫療裝置的感測器。這些微電子裝置也促使人工智慧（AI）的應用日益普及，進而開拓出諸如自動駕駛、機器視覺和自然語言處理等新領域。 

積體電路（IC）技術的應用已廣泛普及於我們的生活中，而積體電路設計則是製造這些裝置所必需的一套基礎學科。

積體電路（IC）的設計過程可視為一系列分層分解的步驟。高階需求會被分解為更詳細的內容，其目標是在矽晶圓上實現一個能忠實執行目標函數的電路。構成積體電路設計流程的主要步驟包括：

• 架構設計。在此階段，將明確定義積體電路（IC）所需的功能。在建構系統的背景下，將評估所考量之特定 IC 的功能能力。該 IC 必須提供哪些功能？所需的速度與功耗為何？該裝置的目標成本是多少？這些問題的答案，將作為後續選擇具體技術以實現該裝置的依據。在此階段，「需要什麼」是最重要的。  至於將如何實現這些功能，目前仍未明確界定。
• 邏輯／電路設計。在此階段，會將巨視層級的建構模組組裝並相互連接，以實現積體電路（IC）所需的功能。通常會使用現有的建構模組，例如記憶體、處理單元和感測器。電路元件的高階功能描述會被分解為所需的低階電路元件。此過程透過稱為「邏輯合成」的軟體自動完成。接著會對這些元件的集合進行模擬，以驗證設計的功能性。  視所需模擬細節程度而定，將採用數位邏輯模擬器或類比電路模擬器。若需修改巨集級構件以滿足積體電路的要求，則會採用客製化電路設計技術。在此步驟中，開始定義晶片將「如何」實現。
• 實體設計.在此步驟中，將在矽晶圓上建立相互連接的形狀之實際佈局，以實現所有所需的電路元件。此流程始於晶片「平面佈局圖」，該圖定義了晶片各主要功能的位置，以及設計中主要輸入與輸出埠的所在位置。 接著，會將最終的電路元件進行佈置與佈線，以準備進入製造階段。若需修改巨集層級的建構模塊以滿足積體電路（IC）的要求，則會運用積體電路佈局編輯工具，採用客製化佈局技術。此時，晶片的「實現方式」已完全定義。
• 物理驗證。現在可以對製造製程為設計帶來的所有物理效應進行建模。導線造成的額外電阻、訊號串擾，以及製造製程本身的變異性，都是此處必須考量的眾多因素中的一部分。在這些壓力下，電路是否仍能正常運作？ 此外，還有許多設計規則規範了電路在矽晶圓上的實體佈局方式，以確保其可製造性。這些設計規則亦會在此步驟中進行驗證。
• 最終核准。這是設計送交製造前的最後一步。在此階段，所有可能影響晶片性能或可製造性的關鍵參數，都會依據「黃金簽核」等品質工具的結果進行驗證。此步驟中，設計規則與可製造性設計規則均會經過全面驗證。  在此步驟中，設計的時序、功耗及訊號完整性 亦會經過驗證並「關閉」。在簽核階段進行精確的寄生參數萃取 至關重要，以確保能充分理解製程的物理效應。此黃金簽核 新思科技 此步驟所使用的工具包括 IC ValidatorPrimeTime®、 PrimePower以及 StarRC。

當探討先進半導體技術時，積體電路（IC）設計流程中還有另一個重要面向。在先進製造技術中，物理效應與製程變異性扮演著關鍵角色。例如，連接電路元件的導線所具有的物理電阻，可能會導致工作電壓產生顯著變化，進而影響整體電路性能。 製造製程的變異性也可能導致電路出現意料之外的行為。為解決這些問題，必須在設計流程的早期階段就對佈線延遲和製程變異等後期效應進行建模與考量，以確保這些效應能被充分納入考量。

此外，設計中的某些面向——例如測試方式及功耗——需要在流程的每個階段進行建模與優化。這些事項過於複雜，無法留待設計階段結束時才處理。這種「前瞻性」的流程稱為「左移（Shift-Left）」方法，需要一套非常先進的設計工具與設計流程來提供支援。