電子設計自動化 (EDA)
系統
矽智財 (Silicon IP)
SolvNetPlus
教育與訓練課程
定義
實體設計 在矽晶片領域中，這是指將晶片的邏輯設計 （邏輯閘及其互連結構）轉化為可在矽晶圓上實際製造的佈局之過程。
矽晶片的設計是借助EDA 工具完成的。矽晶片的設計過程包含許多複雜的步驟，但若從最基礎的層面來看，主要步驟如下：
架構設計：建立晶片的高階架構
邏輯設計：將架構轉換為邏輯閘，或數位電路
實體設計： 在晶片上實體佈置 邏輯閘並將其相互連接
設計的分析與驗證：分析功率、效能及電力，並驗證設計的正確性
進行矽晶片流片與製造：完成 矽晶片設計，並送交代工廠進行製造
EDA 工具是一套軟體（以及部分硬體）應用程式，能協助設計人員自動化並簡化上述複雜步驟，為晶片設計人員在設計此類複雜裝置時節省了難以估量的時間與精力。當今的矽晶片可能包含數十億個相互連接的邏輯閘，若沒有眾多 EDA 軟體及硬體設計驗證工具的協助，根本無法製造出矽晶片。
在矽晶片設計的過程中，關鍵步驟之一是物理佈局（實體設計 ）。在此步驟中，邏輯設計已完成，並將其實體佈局於矽晶片上。這對應於上文所述的第三個步驟——在架構設計與邏輯設計步驟之後進行。此步驟實際上是根據邏輯描述（即「網表」）來建立物理佈局。
完成實體設計 後，最後的步驟是對設計進行全面的分析與驗證，以確保該設計具備可製造性，且能按照原始設計正常運作。
| 步驟 | 說明 |
| 建築設計 | 定義晶片的高階架構 |
| 邏輯設計 | 將架構轉換為邏輯閘與數位電路 |
| 實體設計 | 建立實體佈局與互連結構 |
| 分析與驗證 | 對電源、效能及正確性的檢查 |
| 流片與製造 | 完成矽晶片的最終製程並進行量產 |
實體設計 是如何運作的？
在 EDA 軟體工具能執行晶片級佈局與佈線（實體設計 ）之前，必須先將矽晶片級佈局與佈線（晶粒 ）設計資料庫，連同晶片的邏輯設計，一併提供給晶片級佈局與佈線（實體設計 ）工具。設計資料庫猶如一張空白畫布，用以承載實體（及邏輯）設計，並向工具指示晶片的實體大小與尺寸；而邏輯設計資料庫則包含邏輯閘及其引腳間的連接關係。
實體設計 的主要步驟包括：
- 佈局規劃: 定義 主要功能模組（例如處理器、記憶體和介面）在晶片上的佈置（或物理位置），以優化尺寸、效能和功耗。這些模組的佈置通常在相關模組的邏輯設計完成之前便已確定。
- 佈置：確定 晶片佈局區域內所有標準單元（基本邏輯閘與元件）的位置，旨在將走線長度最小化並滿足時序要求。
- 佈線： 根據邏輯設計，建立 實際的金屬連接（導線），用以連接已放置的單元與模組。此過程涉及多層金屬層，必須避免線路擁塞、訊號干擾，以及與其他訊號發生短路。
- 時鐘樹合成（CTS）：設計 時鐘分配網路，以確保時序訊號能同時且可靠地傳遞至晶片的所有部分。此目標是透過使用一個所有儲存裝置共用的時鐘訊號來實現，該訊號負責同步整個設計。
- 電源規劃：規劃 電源與接地連接的路徑，以確保所有元件都能獲得充足的電源，且不會產生過大的電壓降。
- 設計規則檢查 (DRC)及邏輯驗證系統 (版圖與電路圖比對 , LVS)：驗證佈局 是否符合代工廠的製造限制，並與預期的邏輯原理圖相符。
- 物理驗證：執行 模擬與檢查，以確保設計在製造完成後能正確且可靠地運作。這與邏輯層級驗證（功能驗證 ）不同，後者旨在確保設計在較高的邏輯層級上能正確運作。任何功能驗證 的錯誤都應在實施物理層級驗證（實體設計 ）之前予以修正。
EDA 工具的責任在於將邏輯設計正確且最佳地轉換為實體設計 ，同時盡可能減少實體設計 工程師的手動操作。給定一個邏輯設計與一個空的實體設計 ，針對特定的實體設計 可能存在多種解法；這並非只有唯一解的拼圖。 挑戰在於如何得出一個完整的實體設計 ，既能正確實現邏輯設計，又能滿足設計者的功耗、效能與面積（PPA）目標，同時符合由最終製造矽晶片的晶圓代工廠所規定的實體設計 規則。
好處實體設計
EDA 工具在考量設計者所指定的限制條件的同時，能將大多數實體設計 步驟完全自動化。這使工程師能夠引導實體設計 的結果，以滿足其設計的特定需求。限制條件的例子包括：
盡量減少佈線擁塞（佈線密度）
將佈局密度降至最低
為指定訊號設定最小／最大佈線長度
提供關鍵路徑的最快時間
盡量縮小佈置區域
除了滿足設計限制外，由 EDA 驅動的「實體設計 」還能檢查設計規則，並確保未違反這些規則，從而產生符合代工廠要求的設計。設計規則的例子包括：
路線之間的最小間距
最小線寬
細胞密度限制
細胞放置限制
針腳間距
現代的 EDA 軟體工具善用多核心 CPU、多執行緒以及其他軟體與硬體並行技術，以加速實體設計 各階段的流程；這些步驟往往非常耗時，特別是在規模龐大、擁有數十億閘極的設計上。實體設計 軟體可處理任何規模的設計，從小型晶片到大型系統單晶片（SoC），這些設計若以人工方式進行將難以實現。 該軟體亦支援採用任何晶圓代工廠或矽晶片技術所創建的設計。實體設計 軟體由 EDA 公司持續優化，以適應新的矽晶片技術與封裝選項。
透過全面實施自動化實體設計 ，工程師便能專注於更高層級的設計挑戰與創新，而非耗時費力的低階佈局工作。
該方案提供哪些解決方案？ 新思科技 提供哪些解決方案？
新思科技 提供全面且自動化的實體設計 解決方案，能生成最佳設計方案以滿足嚴苛的時序、功耗及佔用面積要求，同時兼顧個別設計人員的限制條件與指示。 新思科技 具備自動化實體設計 功能的產品包括：
這些產品提供完整的矽晶片設計解決方案，其中「實體設計 」是其中關鍵的一環。作為統一的設計環境，它們涵蓋可行性探索、原型設計、佈局規劃 、設計、優化、分析、驗證以及先進封裝等環節，完整涵蓋整個矽晶片設計流程。 新思科技’實體設計 解決方案是在整個流程背景下整合的機能，而非獨立、孤立的設計步驟。舉例來說，佈置與佈線步驟是由時序與面積驅動的，這使得優化與實體設計 緊密連結。這為晶片設計師提供了一套完整的端對端整合解決方案，而非一組彼此脫節的軟體工具。
從早期的架構探索、設計實作、測試、IP、軟體與硬體驗證， 新思科技 持續推動矽晶片設計的下一波創新浪潮。
下圖 1 展示了Fusion Compiler 中一顆矽晶片內實體設計 的視圖，其中呈現了邏輯閘電路佈局（矩形）以及金屬佈線形狀（依層次以不同顏色標示）。
實體設計 常見問題
以下是關於「實體設計 」、其核心概念，以及它如何支援成功的矽晶片製造等常見問題的解答。
邏輯閘是矽晶片設計的基本構成單元。它們被安置在矽晶片上，並透過邏輯連接與物理佈線相互連接。
實體設計 （亦稱為佈局或佈局與繞線 ）是矽晶片設計中，用於建立邏輯閘的實體佈置與互連的過程。
佈局是指對矽晶片進行實體設計的過程，亦稱為「晶片佈局」（實體設計 ）與「晶片佈局設計」（佈局與繞線 ）。
設計規範是由晶圓代工廠所制定的要求，旨在確保晶片能夠成功量產。
限制條件是由晶片設計人員所定義的要求，用作「實體設計 」工具的輸入參數。這些限制條件包括時序、線寬、線間距、佈局限制等。
繼續閱讀
