シノプシスを選ぶ理由
ソリューション
製品
サポート
リソース
Search Synopsys.com
専門家に相談する
専門家に相談する
シノプシスを検索
Cancel
人気のコンテンツ
Innovate Faster with Synopsys Multi-Die Solution
Explore our eBook for scalable multi-die solutions to boost innovation, productivity, and success.
Automotive Executive Guide: Rethinking Automotive Development
A guide to virtualization in software-defined vehicles for automotive leaders.
Mastering AI Chip Complexity
This eBook explores AI chip design trends, challenges,
and strategies for first-pass silicon success.
Back
会社概要
会社概要
採用情報
エコシステム
グローバルオフィス
投資家情報
リーダーシップ
サステナビリティ
シノプシスとアンシスの合併完了
詳しくはこちら
業界
航空宇宙、防衛
AIチップ開発
オートモーティブ
エッジAI
高性能コンピューティング&データセンター
モバイル
テクノロジー
AI
クラウド
先進のローパワー・ソリューション
マルチダイ・システム開発ソリューション
メモリー
RISC-V
自動車業界エグゼクティブガイド:自動車開発の再考
ダウンロード
機能別
アナログ設計
デジタル設計
テスト容易化設計
検証
ハードウェア・アシスト検証
サインオフ
シリコン・ライフサイクル・マネジメント
マニュファクチャリング・ソリューション
シリコンIP
すべての製品を表示
Synopsys.ai
AIベースEDA
AIベース最適化
設計、検証、テスト、アナログ
AIベース解析
設計、プロセス制御、生産
生成AI
24時間/週7日エキスパート/コパイロット
AIエージェント
マルチエージェント・ワークフロー
EDAソリューション
Fusion Compiler
論理/物理設計
Custom Compiler
アナログおびカスタムIC設計
3DIC Compiler
マルチダイ設計
PrimeTime
設計サインオフ
VCS
ロジックシミュレーション
TestMAX
ICテスト
ICV
フィジカル検証
HFSS-IC
IC電磁解析
システム
Platform Architect
SoCアーキテクチャ検討
ZeBu
ICエミュレーション
HAPS
ICプロトタイピング
Virtualizer
バーチャル・プロトタイピング
Synplify
完全なFPGAフロー
マルチ・フィジックス
3DICパッケージ解析
HFSS
EM解析
Icepak
熱解析
シリコンIP
インターフェイスIP
PCIe、DDR、MIPI、USB...
ファウンデーションIP
ロジック、メモリー、IO...
セキュリティIP
RoT、暗号技術...
プロセッサIP
CPU、DSP、NPU、ASIP...
SoCインフラストラクチャIP
AMBA、ファウンデーション、VIP...
市場別IP
AI、オートモーティブ、5G
SLM IP
インチップモニターIP
検証用IP
AMBA、イーサネット、MIPI...
SolvNetPlus
SolvNetPlusは、ドキュメント、ダウンロード、トレーニング、セルフヘルプ・サポートにオンラインでアクセスできます。
トレーニングと教育
シノプシスは、専門分野のエキスパートによるトレーニングを、公開コースと個別コースの両方でご提供しています。
学ぶ
ブログ
イベント
用語集
ニュースルーム
成功事例
技術記事
ウェビナー
SNUG
シリコンバレー
予稿集
コンテンツ募集
Home
シリコン・デザイン
システム設計ソリューション
チップ設計
検証ツール・ファミリー
Synopsys IP
シリコン・エンジニアリング
光学設計ソリューション
ソリューション
自動車
AI&機械学習ソリューション
IoTソリューション
クラウド
5G
マルチダイ・システム開発ソリューション
Japan
会社情報
ニュースリリース
イベント、セミナー
Today & Tomorrow
採用情報
サポート
トレーニングセンター
個人情報保護方針
お問い合わせのページ
Resources
サポート
Prod Synplicity オンライン・ドキュメント
Prod Synplicity オンライン・ドキュメント
Synplicity Products
マニュアルタイトル
FPGA Implementation
[Application Note] Xilinx Zynq設計フローのサポート
2015.1.19
Synplify Premier P1735暗号化サポート
2014.7.18
[Application Note]Synplify Premierボトムアップフローの自動化
2013.12.06
[Application Note]分割合成手法の活用
2013.12.06
[Application Note]FDCおよびSDCタイミング制約
2013.09.12
[Application Note]FPGA合成ツールにおけるVivado IPの使用
2013.09.12
[Application Note]FPGA合成タイミング制約の解析
2015.07.28
[White Paper] FPGAデザインを効率的にデバッグする10の方法
[White Paper] FPGAターンアラウンド高速化デザイン手法
Xilinxデザインにおける初期値の指定
FPGA Synthesis Guide Reducing FPGA Synthesis Runtime(日本語版)
Reducing Congestion Xilinx Virtex-6 テクノロジ・トラブルシューティングガイド
FPGA Synthesis Troubleshooting Guide - ゲーテッドクロックおよび内部生成クロック変換における問題の解析
Xilinx PlanAheadを併用したSynopsys FPGA合成インクリメンタルフロー
解析用設計制約の使用
FPGA Synthesis Guide Reducing Power Consumption
Synplify Premier I-2013.09-SP1オペレーション・マニュアル
2014.01.14
FPGA Prototyping
ソフトウェア
ProtoCompiler with HAPS-80初期導入編 -トレーニングフロー
2016.12.21
ProtoCompiler M-2016.12 基本オペレーション・ガイド
2016.12.21
ProtoCompiler Runtime Debug M-2016.12 基本オペレーション・ガイド
2016.12.21
ProtoCompiler-DX K-2015.09基本オペレーション・ガイド
2016.1.14
ProtoCompiler(DX) K-2015.12 Script Samples資料
2015.12.17
ProtoCompiler(DX) K-2015.12 Script Samplesサンプルデータ
2015.12.17
Hybrid Prototyping J-2015.03-SP3簡易操作ガイド
2015.08.28
ProtoCompiler DX J-2015.03オペレーション・マニュアル
2015.4.7
ProtoCompilerおよびProtoCompiler DXリファレンスマニュアル
ProtoCompilerおよびProtoCompiler DXコマンドリファレンス
Identify L-2016.09-SP1操作マニュアル
2016.12.21
Identify ユーザガイド September 2013
2014.01.30
Identify使用方法 (Synplify Pro、 SynplifyPremier)ALTERA社版
Identify使用方法 (Synplify Pro、 SynplifyPremier)XILINX社版
UMRBus通信システムハンドブック
HAPS UmrBus インターフェースキット ハンドブック
FPGA Prototyping
ハードウェア
HAPS-80使用の注意事項
2019.7.5
HAPS-80が故障かなと思ったら
2019.7.5
HAPS-80 S26 リファレンスマニュアル
2016.4.6
HAPS-DXリファレンスマニュアル
2016.5.24
HAPS-70 S12 リファレンスマニュアル
2014.03.26
HAPS-70 S24 リファレンスマニュアル
2014.03.26
HAPS-70 S48 リファレンスマニュアル
2013.09.11
HAPS 6X System Configuration ソフトウェアハンドブック
Standard HapsTrak3 SH201304-08
2013.12.02
ライセンス情報
ライセンス・インストールガイド、最新情報はこちらから
Open a Support Case
新しいCaseの作成及び、既存の問題状況の確認
SolvNetPlus新規登録について