新思科技和台積公司推動晶片創新,開發廣泛用於台積公司N4P製程的IP組合

DesignWare介面與基礎IP能為高效能運算和行動SoC帶來最佳的功耗和效能

本篇新聞稿已於10/27於美國加州山景城發佈

重點摘要:

  • 適用於被廣泛使用協定的DesignWare介面IP,提供高頻寬與低延遲(latency),針對採用台積公司N4P製程的運算密集設計,實現高效率的資料連接。
  • DesignWare基礎IP提供高速、面積優化和低功耗的嵌入式記憶體、邏輯庫、GPIO和TCAM。
  • 用於台積公司 N4P 製程的廣泛 IP 組合能補足新思科技通過驗證的數位與客製化設計解決方案,進而加速晶片成功實現。

(台北訊)為促進晶片創新,使設計人員能快速達成複雜的高效能運算(HPC)和行動 SoC 的成功開發,新思科技今天宣佈與台積公司合作,針對台積公司N4P 製程開發廣泛的DesignWare®介面基礎 IP組合。此次合作讓設計人員得以取得高品質IP,以符合台積公司最先進製程對設計和專案時程的嚴苛要求,同時達到效能、功耗、面積、頻寬和延遲性的最佳化。

台積公司設計建構管理處副總經理Suk Lee表示:「我們與開放創新平台(Open Innovation Platform® ,OIP)的生態系合作夥伴密切合作,讓新一代設計受益於最新 N4P 製程在功耗及效能上的精進。該製程提供獨特的 PPA 平衡,讓客戶能持續推出尖端的 HPC、行動和其他高效能產品。台積公司與新思科技長期合作,持續推出用於台積公司最先進製程的高品質DesignWare IP,讓設計人員能充分實現N4P製程的優勢,將差異化產品快速推向市場。」

新思科技IP行銷策略部資深副總裁John Koeter說道:「開發用於台積公司N4P 製程的DesignWare IP 讓設計人員有信心能快速將 IP 整合至晶片設計中,並受惠於 N4P 製程技術在效能、功耗和面積上的精進。我們投入大量心力,針對最先進的製程技術,開發出通過矽晶驗證並符合標準的IP,為設計人員提供達成設計要求的低風險路徑。」

新思科技廣泛的DesignWare IP 組合包括邏輯庫、嵌入式記憶體、IO、PVT 監視器、嵌入式測試、類比IP、介面IP、安全IP、嵌入式處理器和子系統(subsystem)。為了加速原型建造(prototyping)、軟體開發以及將IP整合至SoC中,新思科技的「IP 套件式解决方案」(IP Accelerated initiative) 提供了IP原型建造套件、IP 軟體開發套件和IP子系統。新思科技在IP品質的大量投入以及全面性的技術支援,使設計人員降低整合風險,並加速產品上市時程。更多資訊,請參考https://www.synopsys.com/designware

產品上市時程與資源

用於台積公司N4P製程的DesignWare介面與基礎IP組合預計於2022年第一季上市。

-------------------------------------------------------------------------------------------------------------------------------------------------------------

關於新思科技 (Synopsys)

新思科技是專為開發電子產品及軟體應用的創新公司,也是提供「矽晶到軟體(Silicon to Software™)」解決方案的最佳合作夥伴。新思科技名列美國標普500指數成分股,長期以來是全球電子設計自動化(EDA)和半導體IP領域的領導者,並發展成為提供軟體品質及安全測試的領導廠商。不論是針對開發先進半導體系統單晶片(SoC)的設計工程師,或正在撰寫應用程式且要求高品質及安全性的軟體開發工程師,新思科技都能提供所需的解決方案,以協助工程師完成創新、高品質並兼具安全性的產品。更多詳情請造訪:https://www.synopsys.com

###

新聞連繫

台灣新思科技  何茂宗
(02) 2345 3020分機55826